[发明专利]芯片的唤醒电路及其控制方法、芯片

说明书

本发明公开了一种芯片的唤醒电路及其控制方法、芯片，所述唤醒电路包括时钟源模块和控制模块；在所述芯片未进入低功耗模式时，将所述芯片的所述唤醒引脚设置为目标电平状态；在所述芯片进入低功耗模式后，当所述唤醒引脚获取到电平输入信号时，则唤醒所述时钟源模块；所述时钟源模块用于产生设定频率的时钟来对所述电平输入信号进行采样，并将采样结果发送至所述控制模块；所述控制模块用于判断所述采样结果是否满足预设条件，若满足，则唤醒所述芯片。本发明实现了在低功耗模式下将所有时钟关闭的同时又不影响芯片的唤醒功能，从而在最大程度上降低了芯片的功耗，有效地提升了芯片的使用性能。

技术领域

本发明涉及电子技术领域，特别涉及一种芯片的唤醒电路及其控制方法、芯片。

背景技术

随着芯片规模越来越大，芯片的功耗问题也愈发凸显，功耗指标已经是衡量芯片性能的一个非常重要的指标。为了达到功耗设计指标，需要在设计与流程方面进行双重改进。在传统的芯片设计中，当芯片进入低功耗模式时，此时为了保证芯片能够唤醒，保持至少需要一个时钟一直处于开启状态，因此芯片一直处于产生功耗的状态，造成资源浪费。

发明内容

本发明要解决的技术问题是为了克服现有技术中芯片为了保证芯片唤醒保持至少一个时钟一直开启从而产生多余的功耗的缺陷，提供一种芯片的唤醒电路及其控制方法、芯片。

本发明是通过下述技术方案来解决上述技术问题：

本发明还提供一种芯片的唤醒电路，芯片包括唤醒引脚，所述唤醒电路包括时钟源模块和控制模块；

所述唤醒引脚依次与所述时钟源模块和所述控制模块电连接；

在所述芯片未进入低功耗模式时，将所述芯片的所述唤醒引脚设置为目标电平状态；

在所述芯片进入低功耗模式后，当所述唤醒引脚获取到电平输入信号时，则唤醒所述时钟源模块；

其中，所述目标电平状态对应的电平状态与所述电平输入信号的电平状态相反；

所述时钟源模块用于产生设定频率的时钟来对所述电平输入信号进行采样，并将采样结果发送至所述控制模块；

所述控制模块用于判断所述采样结果是否满足预设条件，若满足，则唤醒所述芯片。

较佳地，所述唤醒电路还包括反相器和或门模块；

所述反相器的输入端与所述唤醒引脚电连接，所述反相器的输出端与所述或门模块的一个输入端电连接，所述或门模块的输出端与所述时钟源模块的一端电连接；

所述时钟源模块的另一端的所述控制模块的一端电连接，所述控制模块的另一端与所述或门模块的另一输入端电连接。

较佳地，当所述目标电平状态为上拉状态时，所述电平输入信号为低电平信号，所述预设条件为所述采样结果包括连续第一设定周期的所述低电平信号。

较佳地，当将所述芯片的所述唤醒引脚设置为上拉状态时，所述唤醒电路还包括上拉电阻；

所述上拉电阻的一端与高电平端电连接，所述上拉电阻的另一端与所述反相器的输入端电连接。

较佳地，当所述目标电平状态为下拉状态时，所述电平输入信号为高电平信号，所述预设条件为所述采样结果包括连续第二设定周期的所述高电平信号。

较佳地，当将所述芯片的所述唤醒引脚设置为下拉状态时，所述唤醒电路还包括下拉电阻；

所述下拉电阻的一端与低电平端电连接，所述下拉电阻的另一端与所述反相器的输入端电连接。

较佳地，在所述采样结果不满足所述预设条件时，所述控制模块用于确定所述电平输入信号为干扰信号，并控制所述芯片保持低功耗模式；和/或，