[发明专利]一种半导体结构及其制作方法

说明书

本发明提供一种半导体结构及其制作方法，在衬底上形成由多晶硅层及非晶硅层组成的硅复合叠层，并进行热处理使所述非晶硅层再结晶，从而得到由多晶硅层与再结晶硅层组成的复合硅层，相较于单一的多晶硅层，该复合硅层具有更为光滑的表面，表面粗糙度的改善程度可达15％～70％，有利于提升良率。并且该复合硅层中，多晶硅层的平均晶粒尺寸小于非晶硅再结晶硅层的平均晶粒尺寸，可以有效防止后续工艺过程中注入离子穿透产生的副作用。

技术领域

本发明属于半导体集成电路技术领域，涉及一种半导体结构及其制作方法。

背景技术

传统的多晶硅具有非常粗糙的表面。对于逻辑多晶硅，在多晶硅层沉积之后，位于下面的小颗粒将增强为大颗粒。因此，传统的多晶硅表面容易形成嵌入粒子、多晶硅凸点等缺陷，造成良率下降。对于存储器件，多晶硅侧墙作为选择栅。表面粗糙度会影响后段与前段接触面积，导致短路。

通过优化多晶硅工艺可以改善表面粗糙度，例如：

(1)改变气体流量、压力及温度等工艺参数。这种调整对表面粗糙度的改善很有限，改善程度为10％以下。

(2)通过成核种子(Nucleation seed)形成一层晶粒较小、表面光滑的预制层。这种方式对表面粗糙度的改善也很有限，改善程度为10％以下。

(3)通过表面处理来增加成核度。这种方式对表面粗糙度的改善有限，改善程度为20％以下。

(4)应用非晶硅。然而，非晶硅容易再结晶并且再生长至更大的晶粒尺寸，较为严重的通道效应容易导致接下来的注入离子穿透，和器件性能的下降。

因此，如何提供一种新的半导体结构及其制作方法，以改善多晶硅层的表面粗糙度，并提高器件性能，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中多晶硅层表面粗糙，导致良率下降的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：

提供一衬底，形成硅复合叠层于所述衬底上，所述硅复合叠层包括多晶硅层及非晶硅层，所述非晶硅层位于所述多晶硅层上方，或者所述多晶硅层位于所述非晶硅层上方；

进行热处理以使所述非晶硅层再结晶。

可选地，所述热处理的温度大于650℃，所述非晶硅层再结晶后的平均晶粒尺寸大于所述多晶硅层的平均晶粒尺寸。

可选地，当所述非晶硅层位于所述多晶硅层上方时，所述多晶硅层的厚度占所述硅复合叠层的厚度的比例范围是5％～90％。

可选地，当所述多晶硅层位于所述非晶硅层上方时，所述非晶硅层的厚度小于

可选地，形成所述多晶硅层的方法包括低压化学气相沉积法，沉积所述多晶硅层时的温度范围是600℃～630℃。

可选地，形成所述非晶硅层的方法包括低压化学气相沉积法，沉积所述非晶硅层时的温度范围是510℃～540℃。

可选地，所述硅复合叠层中，所述多晶硅层及所述非晶硅层中位于上方的一层是采用原位法或异位法形成。

本发明还提供一种半导体结构，包括：

衬底；

复合硅层，位于所述衬底上，所述复合硅层包括多晶硅层及再结晶硅层，所述再结晶硅层由非晶硅层加热再结晶而成，所述再结晶硅层位于所述多晶硅层上方，或者所述多晶硅层位于所述再结晶硅层上方。

可选地，所述再结晶硅层的平均晶粒尺寸大于所述多晶硅层的平均晶粒尺寸。