[发明专利]一种半导体结构及其制作方法有效

专利信息
申请号: 201910698743.3 申请日: 2019-07-31
公开(公告)号: CN112309827B 公开(公告)日: 2023-05-30
发明(设计)人: 刘佑铭 申请(专利权)人: 芯恩(青岛)集成电路有限公司
主分类号: H01L21/02 分类号: H01L21/02;H01L21/28;H01L29/423;H10B41/30
代理公司: 上海光华专利事务所(普通合伙) 31219 代理人: 刘星
地址: 266000 山东省青岛市*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体 结构 及其 制作方法
【权利要求书】:

1.一种半导体结构的制作方法,其特征在于,包括以下步骤:

提供一衬底,形成硅复合叠层于所述衬底上,所述硅复合叠层包括多晶硅层及非晶硅层,所述非晶硅层位于所述多晶硅层上方,或者所述多晶硅层位于所述非晶硅层上方;

进行热处理以使所述非晶硅层再结晶;

其中,进行所述热处理后,所述硅复合叠层的表面粗糙度小于单一多晶硅层的表面粗糙度;

在所述非晶硅层再结晶后,对所述硅复合叠层进行离子注入。

2.根据权利要求1所述的半导体结构的制作方法,其特征在于:所述热处理的温度大于650 ℃,所述非晶硅层再结晶后的平均晶粒尺寸大于所述多晶硅层的平均晶粒尺寸。

3.根据权利要求1所述的半导体结构的制作方法,其特征在于:当所述非晶硅层位于所述多晶硅层上方时,所述多晶硅层的厚度占所述硅复合叠层的厚度的比例范围是5%~90%。

4.根据权利要求1所述的半导体结构的制作方法,其特征在于:当所述多晶硅层位于所述非晶硅层上方时,所述非晶硅层的厚度小于20 Å。

5.根据权利要求1所述的半导体结构的制作方法,其特征在于:形成所述多晶硅层的方法包括低压化学气相沉积法,沉积所述多晶硅层时的温度范围是600 ℃~630 ℃。

6.根据权利要求1所述的半导体结构的制作方法,其特征在于:形成所述非晶硅层的方法包括低压化学气相沉积法,沉积所述非晶硅层时的温度范围是510 ℃~540 ℃。

7.根据权利要求1所述的半导体结构的制作方法,其特征在于:所述硅复合叠层中,所述多晶硅层及所述非晶硅层中位于上方的一层是采用原位法或异位法形成。

8.一种根据权利要求1-7任意一项所述的半导体结构的制作方法制作的半导体结构,其特征在于,包括:

衬底;

硅复合叠层,位于所述衬底上,所述硅复合叠层包括多晶硅层及再结晶硅层,所述再结晶硅层由非晶硅层加热再结晶而成,所述再结晶硅层位于所述多晶硅层上方,或者所述多晶硅层位于所述再结晶硅层上方。

9.根据权利要求8所述的半导体结构,其特征在于:所述半导体结构作为存储器件,所述硅复合叠层作为所述存储器件的选择栅,所述选择栅的形式为多晶硅侧墙。

10.根据权利要求8所述的半导体结构,其特征在于:所述再结晶硅层的平均晶粒尺寸大于所述多晶硅层的平均晶粒尺寸。

11.根据权利要求8所述的半导体结构,其特征在于:当所述再结晶硅层位于所述多晶硅层上方时,所述多晶硅层的厚度占所述硅复合叠层的厚度的比例范围是5%~90%。

12.根据权利要求8所述的半导体结构,其特征在于:当所述多晶硅层位于所述再结晶硅层上方时,所述再结晶硅层的厚度小于20 Å。

13.根据权利要求8所述的半导体结构,其特征在于:所述衬底包括栅介质层,所述硅复合叠层位于所述栅介质层上。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯恩(青岛)集成电路有限公司,未经芯恩(青岛)集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910698743.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top