[发明专利]半导体结构及其制作方法

说明书

本发明公开一种半导体结构及其制作方法，其中该半导体结构的制作方法包括提供一基底，该基底包括一逻辑元件区以及一存储器元件区，接着于该基底上形成一第一介电层，再于该存储器元件区的该第一介电层上形成多个存储器堆叠结构，然后形成一绝缘层共型地覆盖该些存储器堆叠结构以及该第一介电层，之后进行一回蚀刻制作工艺以蚀刻移除部分该绝缘层，但不显露出任一该存储器堆叠结构。回蚀刻制作工艺之后，形成一第二介电层，填满该些存储器堆叠结构之间的间隙。

技术领域

本发明涉及一种半导体结构及其制作方法，特别是涉及一种磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)结构及其制作方法。

背景技术

磁阻式随机存取存储器(magnetoresistive randomaccess memory,MRAM)为近年来获得高度关注的一种新式存储器，其整合了目前各式存储器的优点，例如可比拟静态随机存取存储器(SRAM)的存取速度、闪存存储器(flash)的非挥发性与低耗电、动态随机存取存储器(DRAM)的高密度以及耐久性，而且可与目前半导体后段制作工艺整合制作，因此有潜力成为半导体芯片主要使用的存储器。

磁阻式随机存取存储器包括设置在上、下层内连线结构之间的一存储器堆叠结构，其中包含一磁隧穿结(magnetic tunneling junction,MTJ)。不同于传统存储器是通过存储电荷来存储数据，磁阻式随机存取存储存储器的操作是通过对MTJ施以一外加磁场来控制MTJ的磁化方向而获得不同的隧穿磁阻(tunneling magnetoresistive,TMR)来存储数字数据。

目前磁阻式随机存取存储器的制作仍具有许多挑战，例如在制作上层内连线结构的顶接触插塞的蚀刻制作工艺中，覆盖于存储器堆叠结构顶面用以钝化或保护存储器堆叠结构的绝缘层的厚度若太厚可能会导致蚀刻阻挡造成磁隧穿结(MTJ)与顶接触插塞之间的接触不良，若太薄则可能导致存储器堆叠结构在蚀刻制作工艺中受到损坏，均会造成磁阻式随机存取存储器数据写入或读取异常。

发明内容

为了克服上述问题，本发明提供一种磁阻式随机存取存储器结构及其制作方法，可较准确控制覆盖于存储器堆叠结构顶面的绝缘层的厚度和均匀性，减少由于绝缘层的厚度太厚造成的蚀刻阻挡或者厚度太薄造成的过蚀刻问题。

根据本发明一实施例的半导体结构的制作方法，包括以下步骤。首先提供一基底，该基底包括一逻辑元件区以及一存储器元件区。接着于该基底上形成一第一介电层，再于该存储器元件区的该第一介电层上形成多个存储器堆叠结构。然后形成一绝缘层共型地覆盖该些存储器堆叠结构以及该第一介电层。之后进行一回蚀刻制作工艺以蚀刻移除部分该绝缘层，但不显露出任一该存储器堆叠结构。后续形成一第二介电层，填满该些存储器堆叠结构之间的间隙。

根据本发明一实施例的一种半导体结构，包括一基底，该基底包括一逻辑元件区以及一存储器元件区；一第一介电层，位于该基底上；多个存储器堆叠结构，位于该存储器元件区的该第一介电层上；一绝缘层，共型地覆盖该些存储器堆叠结构和该第一介电层，其中位于该些存储器堆叠结构的顶面的该绝缘层的厚度小于位于该些存储器堆叠结构的侧壁的该绝缘层的厚度；一第二介电层，位于该绝缘层上并且填满该些存储器堆叠结构之间的间隙；一第三介电层，位于该第二介电层上；多个顶接触插塞，位于该第三介电层中并且分别对准在一该存储器堆叠结构上方，其中该些顶接触插塞贯穿该些存储器堆叠结构顶面上的该绝缘层并与该些存储器堆叠结构直接接触。

附图说明

图1至图7为本发明第一实施例的半导体结构的制作方法的步骤示意图；

图8和图9为本发明第二实施例的半导体结构的制作方法的步骤示意图，其中图8对应到第一实施例的图6所示步骤，图9对应到第一实施例的图7所示步骤；

图10和图11为第一实施例的一变化型的示意图；