[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，其形成方法包括：提供基底，所述基底上具有层间介质层；在所述层间介质层上形成刻蚀阻挡层；刻蚀所述刻蚀阻挡层至露出所述层间介质层表面，形成开口；在所述开口内填充满高电阻层。本发明使得形成的半导体器件的性能和稳定性得到提高；同时保证形成的高电阻层具有较高的质量。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

在半导体器件的制作过程中，需要在晶体管的源区、漏区或栅极结构等上形成接触孔，然后在接触孔内填充导电材料，以形成金属插塞，以使晶体管等元件通过金属插塞与互连金属层形成电连接，随着半导体器件尺寸的缩小，接触孔尺寸也跟着缩小。然而随着接触孔的尺寸缩小，不能保证形成质量好的金属插塞，从而影响形成的半导体器件的质量。

如何形成质量好的半导体器件，这是目前急需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，保证了形成的半导体器件具有较高的质量。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有层间介质层；在所述层间介质层上形成刻蚀阻挡层；刻蚀所述刻蚀阻挡层至露出所述层间介质层的表面，形成开口；在所述开口内填充满高电阻层。

可选的，所述高电阻层的填充方法为选择性生长法。

可选的，所述高电阻层的材料为TiN或TaN或TiO₂或WN或WSi。

可选的，形成所述开口的方法为干法刻蚀或湿法刻蚀。

可选的，所述刻蚀阻挡层材料包括氮化硅、氮氧化硅或氧化硅中的一种或多种。

可选的，形成所述刻蚀阻挡层的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法中的一种或多种。

可选的，在所述层间介质层上形成刻蚀阻挡层之前，还包括形成金属插塞，形成所述金属插塞的步骤包括：在所述层间介质层内形成接触孔，所述接触孔的底部暴露出所述基底的表面；在所述接触孔的底部、侧壁以及所述层间介质层上形成扩散阻挡层；在所述接触孔内填充金属层，形成金属插塞。

可选的，形成所述金属层的方法包括选择性生长、化学气相沉积法中的一种或多种。

可选的，所述金属层的材料为钨或钴。

可选的，形成所述金属插塞的步骤还包括：在所述接触孔内填充金属层之前，去除所述扩散阻挡层。

相应的，本发明还提供一种半导体器件，包括：基底；层间介质层，位于所述基底上；刻蚀阻挡层，位于所述层间介质层上；开口，位于所述刻蚀阻挡层内，且底部露出所述层间介质层的表面；高电阻层，位于所述开口内，且填充满所述开口。

与现有技术相比，本发明的技术方案具有以下优点：

先在所述刻蚀阻挡层内形成开口，然后在开口内填充满高电阻层；先设定好高电阻层形成的位置，不需要在形成高电阻层之后再去刻蚀去除部分高电阻层，而是一次性在设定的位置留有高电阻层；这样保证在形成高电阻层的时候不会损伤刻蚀阻挡层，从而保证刻蚀阻挡层的表面质量以及刻蚀阻挡层覆盖的半导体部件不受损伤，使得形成的半导体器件的性能和稳定性得到提高；同时由于所述高电阻层直接形成在层间介质层的表面上，后续形成堆叠的金属层后，进行平坦化的时候，由于所述高电阻层距离进行平坦化的平面较远，那么在平坦化的时候，不会造成所述高电阻层的损伤，保证了形成的高电阻层的质量。