[发明专利]垂直存储器件

说明书

本发明公开了垂直存储器件。根据示例实施方式，一种垂直存储器件包括在下绝缘层上的低电阻层、在低电阻层上的沟道层、在沟道层上的多个垂直沟道、以及多个栅线。垂直沟道在相对于沟道层的顶表面垂直的第一方向上延伸。栅线围绕垂直沟道的外侧壁，并且在第一方向上层叠并且彼此间隔开。

本申请是针对申请日为2015年2月3日、申请号为201510055617.8、发明名称为“垂直存储器件”的专利申请的分案申请。

技术领域

示例实施方式涉及垂直存储器件。更具体地，示例实施方式涉及包括垂直沟道的非易失性存储器件。

背景技术

近来，已经开发了包括相对于衬底的表面反复地层叠的多个存储单元的垂直存储器件，以实现更高的集成度。在垂直存储器件中，沟道可以从衬底的表面竖直地突出，围绕沟道的栅线和绝缘层可以被反复地层叠。

随着垂直存储器件的集成度变得更大，存储单元的层叠数和沟道的高度可以增大。于是，会期望提高垂直存储器件的工作可靠性。

发明内容

示例实施方式涉及具有提高的可靠性的垂直存储器件。

根据示例实施方式，一种垂直存储器件包括下绝缘层、在下绝缘层上的低电阻层、在低电阻层上的沟道层、在沟道层上的多个垂直沟道、以及多个栅线。垂直沟道在相对于沟道层的顶表面垂直的第一方向上延伸。栅线围绕垂直沟道的外侧壁，并且在第一方向上层叠并且彼此间隔开。

在示例实施方式中，垂直存储器件可以进一步包括在低电阻层和沟道层之间的欧姆接触层。

在示例实施方式中，欧姆接触层和沟道层可以包括掺以p型杂质的多晶硅。欧姆接触层的杂质浓度可以大于沟道层的杂质浓度。

在示例实施方式中，低电阻层可以包括金属、金属氮化物和金属硅化物至少之一。这些可以被单独使用，或者以其组合的方式使用。

在示例实施方式中，低电阻层可以具有埋在下绝缘层中的直线形状或者岛形状。

在示例实施方式中，下绝缘层可以包括至少一个沟槽，低电阻层可以填充沟槽的下部。垂直存储器件可以进一步在低电阻层上包括欧姆接触图案。欧姆接触图案可以填充沟槽的剩余部分。

根据示例实施方式，一种垂直存储器件包括下绝缘层、在下绝缘层上的第一沟道层、在第一沟道层上的第二沟道层、在第一沟道层上的多个垂直沟道、以及多个栅线。第二沟道层和第一沟道层在相对于第二沟道层的顶表面垂直的第一方向上彼此间隔开。垂直沟道在第一方向上延伸。栅线围绕垂直沟道的外侧壁。栅线在第一方向上被层叠为彼此间隔开。栅线在下绝缘层上。

在示例实施方式中，第一沟道层和第二沟道层可以包括掺以p型杂质的多晶硅。第一沟道层的杂质浓度可以大于第二沟道层的杂质浓度。

在示例实施方式中，第一沟道层的厚度可以大于第二沟道层的厚度。

在示例实施方式中，垂直存储器件可以还包括将第一沟道层和第二沟道层彼此连接的半导体图案。垂直沟道可以在半导体图案上。

在示例实施方式中，第二沟道层可以围绕半导体图案的外侧壁，并且可以用作地选择晶体管(GST)的沟道。

在示例实施方式中，垂直沟道可以包括第一垂直沟道和第二垂直沟道。第一垂直沟道可以在第二沟道层上，第二垂直沟道可以与第一垂直沟道的内壁邻接，并且可以穿过第二沟道层延伸。

在示例实施方式中，第二垂直沟道可以接触第一沟道层。

在示例实施方式中，第一沟道层可以包括多个线图案，并且线图案的每一个可以重叠至少一个包括多个垂直沟道的沟道列。

在示例实施方式中，垂直存储器件可以还包括在半导体衬底上的周边电路。下绝缘层可以形成在半导体衬底上从而覆盖周边电路。