[发明专利]垂直存储器件有效
| 申请号: | 201910678901.9 | 申请日: | 2015-02-03 |
| 公开(公告)号: | CN110416223B | 公开(公告)日: | 2023-07-04 |
| 发明(设计)人: | 李昌炫 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H10B43/27 | 分类号: | H10B43/27;H01L21/336;H01L29/792 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 垂直 存储 器件 | ||
1.一种垂直存储器件,包括:
在下部衬底上的周边电路;
在所述下部衬底上覆盖所述周边电路的下绝缘层;
在所述下绝缘层上的第一沟道层;
在所述第一沟道层上方的第二沟道层;
插置在所述第一沟道层和所述第二沟道层之间的绝缘层;
在所述第一沟道层上的多个垂直沟道,所述垂直沟道在相对于所述第一沟道层的顶表面垂直的第一方向上延伸;
多个栅线,所述栅线围绕所述垂直沟道的外侧壁,所述栅线在所述第二沟道层上在所述第一方向上堆叠并且在所述第一方向上彼此间隔开;以及
沟道孔,至少部分地延伸穿过所述第二沟道层到所述第一沟道层的顶表面,
其中所述第二沟道层围绕所述沟道孔的外侧壁,以及
其中所述垂直沟道分别形成在所述沟道孔中。
2.根据权利要求1所述的垂直存储器件,其中
所述第一沟道层和所述第二沟道层包括掺以p型杂质的多晶硅,以及
所述第一沟道层的杂质浓度大于所述第二沟道层的杂质浓度。
3.根据权利要求1所述的垂直存储器件,其中所述第一沟道层的厚度大于所述第二沟道层的厚度。
4.根据权利要求1所述的垂直存储器件,还包括:
在所述第一沟道层上的半导体图案,所述半导体图案穿过所述第二沟道层和最下面的栅线,
其中所述垂直沟道在所述半导体图案上。
5.根据权利要求4所述的垂直存储器件,其中
所述第二沟道层接触所述半导体图案的外侧壁,以及
所述第二沟道层被配置为用作地选择晶体管(GST)的沟道。
6.根据权利要求1所述的垂直存储器件,其中
所述垂直沟道的每个包括第一垂直沟道和第二垂直沟道,
其中所述第一垂直沟道在所述第二沟道层上,以及
所述第二垂直沟道与所述第一垂直沟道的内壁相邻并且延伸穿过所述第二沟道层。
7.根据权利要求6所述的垂直存储器件,其中所述第二垂直沟道与所述第一沟道层接触。
8.根据权利要求1所述的垂直存储器件,其中
所述第一沟道层包括多个线图案,以及
所述线图案中的每一个重叠包括所述多个垂直沟道的至少一个沟道列。
9.根据权利要求1所述的垂直存储器件,还包括在所述第二沟道层的一部分中的公共源线,
其中所述公共源线是掺以n型杂质的杂质区域。
10.根据权利要求9所述的垂直存储器件,还包括:
在所述公共源线上的公共源线接触,
其中所述公共源线接触在所述第一方向上延伸,并且与所述垂直沟道间隔开。
11.根据权利要求9所述的垂直存储器件,还包括:
在所述公共源线和所述第一沟道层之间的第二半导体图案。
12.根据权利要求1所述的垂直存储器件,还包括:
与所述周边电路电连接的接触插塞和布线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910678901.9/1.html,转载请声明来源钻瓜专利网。





