[发明专利]半导体装置

说明书

根据一个实施方式，半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1导电层及第2电极。第1半导体区域设置于第1电极的上方。第2半导体区域设置于第1半导体区域的上方。第3半导体区域设置于第2半导体区域的上方。栅极电极与第1半导体区域的一部分、第2半导体区域及第3半导体区域，隔着栅极绝缘层而对置。第1导电层隔着第1绝缘层而设置于第1半导体区域中。在第1导电层与第2半导体区域之间及第1导电层与栅极电极之间，设置第1半导体区域的一部分。第2电极与第2半导体区域、第3半导体区域及第1导电层电连接。

关联申请

本申请享受以日本专利申请2019－27493号(申请日：2019年2月19日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

本发明的实施方式一般而言涉及半导体装置。

背景技术

MOSFET(metal-oxide-semiconductor field-effect transistor)等的半导体装置被使用于电力变换等的用途。半导体装置的通态电阻希望较低。

发明内容

本发明的实施方式提供能够降低通态电阻的半导体装置。

根据一个实施方式，半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1导电层及第2电极。上述第1半导体区域设置于上述第1电极的上方，与上述第1电极电连接。上述第2半导体区域设置于上述第1半导体区域的上方。上述第3半导体区域选择性地设置于上述第2半导体区域的上方。上述栅极电极，在与从上述第1半导体区域朝向上述第2半导体区域的第2方向垂直的第1方向上，隔着栅极绝缘膜而与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域对置。上述第1导电层隔着第1绝缘层而设置于上述第1半导体区域中。在上述第1导电层与上述第2半导体区域之间及上述第1导电层与上述栅极电极之间，设置上述第1半导体区域的一部分。上述第2电极设置于上述第2半导体区域、上述第3半导体区域及上述栅极电极的上方，与上述第2半导体区域、上述第3半导体区域及上述第1导电层电连接。

附图说明

图1是表示实施方式的半导体装置的俯视图。

图2是表示实施方式的半导体装置的一部分的俯视图。

图3是表示实施方式的半导体装置的一部分的俯视图。

图4是图2及图3的IV－IV剖视图。

图5是图2及图3的V－V剖视图。

图6A～图8C是表示实施方式的半导体装置的制造工序的剖视图。

图9是表示参考例的半导体装置的一部分的剖视图。

图10是表示实施方式的第1变形例的半导体装置的一部分的剖视图。

图11是表示实施方式的第2变形例的半导体装置的一部分的俯视图。

图12是包括图11的XII－XII截面的立体剖视图。

图13是表示实施方式的第3变形例的半导体装置的一部分的剖视图。

图14是包括图13的XIV－XIV截面的俯视图。

具体实施方式

以下，对于本发明的各实施方式，参照附图进行说明。

附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实中的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。