[发明专利]一种GIP电容结构及制作方法

权利要求书

1.一种GIP电容结构，其特征在于，包括依次排布的基层、栅极层GE、栅极绝缘层GI、阻隔层ES、电极层SD、钝化层PV、第三电极层CM，所述第三电极层的部分穿透钝化层PV、阻隔层ES、栅极绝缘层GI，与栅极层GE连接，电极层SD与第三电极层CM不接触，

栅极层GE与电极层SD形成第一电容，电极层SD与第三电极层形成第二电容，所述第一电容及所述第二电容应用于GIP电路中，

所述GIP电路包括薄膜晶体管：T2、T3、T4、T5、T6，电路的驱动端与T2的使能端、T3的源端、T4的使能端、第二电容的一端连接，T4的源端与T5的源端和T6的源端和第二电容的另一端连接，所述T2的源端与T3的使能端、T6的使能端和C1的一端连接，所述T2的漏端、T3的漏端、T5的漏端、T6的漏端与片上低电压VGL连接。

2.一种GIP电容结构，其特征在于，包括依次排布的基层、栅极层GE、栅极绝缘层GI、阻隔层ES、电极层SD、钝化层PV、第三电极层CM、公共电极层BC，公共电极层的部分穿透钝化层PV、阻隔层ES、栅极绝缘层GI，与栅极层GE连接，另一部分与第三电极层CM连接，电极层SD与第三电极层CM不接触，

栅极层GE与电极层SD形成第一电容，电极层SD与第三电极层形成第二电容，所述第一电容及所述第二电容应用于GIP电路中，

所述GIP电路包括薄膜晶体管：T2、T3、T4、T5、T6，电路的驱动端与T2的使能端、T3的源端、T4的使能端、第二电容的一端连接，T4的源端与T5的源端和T6的源端和第二电容的另一端连接，所述T2的源端与T3的使能端、T6的使能端和C1的一端连接，所述T2的漏端、T3的漏端、T5的漏端、T6的漏端与片上低电压VGL连接。

3.一种GIP电容结构的制作方法，其特征在于，准备前体，所述前体包括依次排布的基层、栅极层GE、栅极绝缘层GI、阻隔层ES、电极层SD；

在前体上制作钝化层PV，然后在GIP区打孔至暴露GE栅极层，在OC制程时显影出平坦化层OC的OC孔；在CM制程GIP区设计图形形成第三电极，与SD形成第二存储电容，

栅极层GE与电极层SD形成第一电容，电极层SD与第三电极层形成第二电容，所述第一电容及所述第二电容应用于GIP电路中，

所述GIP电路包括薄膜晶体管：T2、T3、T4、T5、T6，电路的驱动端与T2的使能端、T3的源端、T4的使能端、第二电容的一端连接，T4的源端与T5的源端和T6的源端和第二电容的另一端连接，所述T2的源端与T3的使能端、T6的使能端和C1的一端连接，所述T2的漏端、T3的漏端、T5的漏端、T6的漏端与片上低电压VGL连接。

4.一种GIP电容结构的制作方法，其特征在于，准备前体，所述前体包括依次排布的基层、栅极层GE、栅极绝缘层GI、阻隔层ES、电极层SD、钝化层PV；

在前体上制作平坦化层OC，然后显影暴露出平坦化层OC的OC孔；在OC孔内，PV层上方形成CM电极，再VA挖孔以实现电极间搭接，通过VA浅孔，BC与CM搭接，再制作VA层，蚀刻VA浅孔，露出CM电极，蚀刻VA深孔，露出GE电极，制作公共电极层BC，BC层穿过浅孔与CM搭接，在VA深孔中BC与GE搭接，

栅极层GE与电极层SD形成第一电容，电极层SD与第三电极层形成第二电容，所述第一电容及所述第二电容应用于GIP电路中，

所述GIP电路包括薄膜晶体管：T2、T3、T4、T5、T6，电路的驱动端与T2的使能端、T3的源端、T4的使能端、第二电容的一端连接，T4的源端与T5的源端和T6的源端和第二电容的另一端连接，所述T2的源端与T3的使能端、T6的使能端和C1的一端连接，所述T2的漏端、T3的漏端、T5的漏端、T6的漏端与片上低电压VGL连接。