[发明专利]等离子体处理方法和等离子体处理装置

说明书

本发明能够减轻等离子体处理中对图案造成的损伤。等离子体处理装置执行的等离子体处理方法包括开口部形成步骤、第一膜形成步骤、第二膜形成步骤和蚀刻步骤。等离子体处理装置在开口部形成步骤中，对包括基底层和形成在基底层上的第一层的处理对象基片实施蚀刻，来在第一层上形成开口部。等离子体处理装置在判断为开口部满足规定条件的情况下，在第一膜形成步骤中利用化学气相沉积在开口部的底面形成抑制剂，来形成规定的气体种不会吸附于其上的第一膜。等离子体处理装置在形成了第一膜之后，在第二膜形成步骤中通过以规定的气体种为前体气体的原子层沉积，在开口部的侧壁上形成第二膜。等离子体处理装置进而在蚀刻步骤中对开口部实施蚀刻。

技术领域

本发明涉及等离子体处理方法和等离子体处理装置。

背景技术

在半导体装置的图案形成中可利用包括ALD(Atomic Layer Deposition，原子层沉积)在内的各种技术。例如，人们已提出一种利用了ALD以按照形成在被处理基片上的开口部的位置来有选择地促进成膜的方法(专利文献1)。还有人提出一种有选择地形成SAM(Self-assembled monolayer：自组装单分子膜)，并在之后进行气相蚀刻的方法(专利文献2)。另外，还提出了一种使用离子注入来在3D纳米结构体上有选择地进行成膜的方法(非专利文献1)。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2017/0140983号说明书

专利文献2：美国专利申请公开第2017/0148642号说明书

非专利文献

非专利文献1：Woo-Hee Kim等，A Process for Topographically SelectiveDeposition on 3D Nanostructures by Ion Implantation,ACS Nano 2016,10,4451-4458.

发明内容

发明想要解决的技术问题

在制造半导体装置时需要执行成膜和蚀刻的处理。在该过程中，已形成的图案可能会在之后的步骤中受到损伤。

本发明提供一种能够减轻等离子体处理中对图案造成的损伤的技术。

用于解决技术问题的技术方案

本发明的一个方面的由等离子体处理装置执行的等离子体处理方法包括开口部形成步骤、第一膜形成步骤、第二膜形成步骤和蚀刻步骤。等离子体处理装置在开口部形成步骤中，对包括基底层和形成在基底层上的第一层的处理对象基片实施蚀刻，来在第一层上形成开口部。等离子体处理装置在判断为开口部满足规定条件的情况下，在第一膜形成步骤中利用化学气相沉积(Chemical Vapor Deposition：CVD)在开口部的底面形成抑制剂，来形成规定的气体种不会吸附于其上的第一膜。等离子体处理装置在形成了第一膜之后，在第二膜形成步骤中通过以规定的气体种为前体气体的原子层沉积(Atomic LayerDeposition：ALD)，在开口部的侧壁上形成第二膜。等离子体处理装置进而在蚀刻步骤中对开口部实施蚀刻。

发明效果

采用本发明，能够减轻等离子体处理中对图案造成的损伤。

附图说明

图1是表示一实施方式的等离子体处理装置的概略结构的截面图。

图2A是用于说明孵化时间的一例的图。

图2B是用于说明孵化现象的机理的一例的图。

图3A是用于说明利用了孵化现象的处理对象基片的加工例(1)的图。