[发明专利]具有垂直栅极结构的存储装置

说明书

一种存储装置，包含基板上的绝缘层上方的多个位线叠层与多个垂直栅极结构，位线叠层与多个绝缘条带交错，垂直栅极结构设置于位线叠层之间。垂直通道结构与存储器元件设置于垂直栅极结构的外表面与位线叠层中的绝缘条带的侧壁之间。垂直通道结构提供介于位线叠层中的相邻位线之间的通道。多个字线晶体管分别设置于多个垂直栅极结构上方且连接至多个垂直栅极结构。多条字线设置于多个字线晶体管上方且连接至多个字线晶体管。存储装置包含连接至位线的电路，以施加位线电压与源极线电压于位线。该存储装置具有更高的密度、随机存取性质以及更高的运作速度。

技术领域

本发明属于集成电路技术领域，涉及一种高密度存储装置，且特别涉及一种具有多个存储单元平面配置以提供三维阵列(three-dimensional 3D array)的存储装置。

背景技术

随着多个集成电路(integrated circuits)中的多个装置的临界尺寸(criticaldimensions)缩小至一般存储单元技术的极限，设计者想要以叠层多个存储单元平面的技术来达成更大的储存容量(storage capacity)，且达成更低的每位成本(costs per bit)。例如，Lai等人的《一种多层叠层的薄膜晶体管NAND型闪存》(2006年12月11-13日。IEEE国际电子元件会议)与Jung等人的《使用在ILD和TANOS结构上叠层单晶硅层的三维叠层NAND闪存技术以超过30纳米节点》(2006年12月11-13日。IEEE国际电子元件会议)中，将薄膜晶体管(thin-film transistor)技术运用于电荷俘获存储器(charge trapping memory)技术。

平面NOR闪存为用于高速应用的随机存取存储器，但其受限于密度。三维叠层NAND闪存具有比平面NOR闪存更高的密度，但其并非随机存取存储器且具有相对较低的运作速度。

有需要提供一种具有更高密度、随机存取且更高的运作速度的三维叠层集成电路存储器的技术。

发明内容

本发明实施例提供一种具有垂直栅极结构的随机存取三维NOR存储装置。存储装置包含基板上的绝缘层上方的多个位线叠层与多个垂直栅极结构，多个位线叠层与多个绝缘条带交错，多个垂直栅极结构设置于多个位线叠层之间。多个垂直通道结构与多个存储器元件设置于多个垂直栅极结构的多个外表面与多个位线叠层中的多个绝缘条带的多个侧壁之间。多个垂直通道结构可提供多个通道，这些通道介于多个位线叠层中的多条相邻位线之间。

多个位线叠层被多个沟道分开，沟道具有一第一宽度。多个绝缘结构使多个沟道中的多个垂直栅极结构、多个垂直通道结构与多个存储器元件分开。绝缘结构具有一第二宽度，第二宽度大于第一宽度。

在一绘示的示例中，多个字线晶体管分别设置于多个垂直栅极结构上方且分别连接至多个垂直栅极结构。多条字线设置于多个字线晶体管上方且连接至多个字线晶体管。多个字线晶体管包含多个字线晶体管通道结构，多个字线晶体管通道结构的多个下端分别连接至多个垂直栅极结构，且多个字线晶体管通道结构的多个上端分别连接多个着陆垫，多条字线通过接至多个着陆垫的多个接点连接至多个字线晶体管。垂直栅极结构具有一第三宽度，且字线晶体管通道结构具有一第四宽度，第四宽度小于第三宽度。

存储装置可包含连接至多条位线的电路以施加位线电压与字线电压于多条位线。电路可装配以选择特定存储单元，特定存储单元设置于特定垂直栅极结构与特定位线叠层中的特定绝缘条带的侧壁之间的交叉点，特定绝缘条带设置于特定位线叠层中的第一位线与第二位线之间，且接触特定位线叠层中的第一位线与第二位线。为了在读取期间选择特定存储单元，电路可装配以执行多个步骤，包含：

打开连接至特定垂直栅极结构的特定字线晶体管；

施加字线电压于特定字线，特定字线连接至特定字线晶体管；

施加位线电压于特定位线叠层中的第一位线；以及

施加源极线电压于特定位线叠层中的第二位线。