[发明专利]高电子迁移率晶体管及其制作方法

说明书

本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一第一III‑V族化合物层，一第二III‑V族化合物层设置于第一III‑V族化合物层上，第二III‑V族化合物层的组成与第一III‑V族化合物层不同，一源极电极以及一漏极电极设置于第二III‑V族化合物层之上，一栅极电极设置于源极电极与漏极电极之间的第二III‑V族化合物层上，一绝缘层位于漏极电极和栅极电极之间，覆盖并接触第二III‑V族化合物层，至少一个电极设置在绝缘层上并且接触绝缘层，其中电极外接一电压。

技术领域

本发明涉及一种高电子迁移率晶体管(high electron mobility transistor，HEMT)，尤其是涉及一种能降低电流击穿(current collapse)问题的高电子迁移率晶体管。

背景技术

III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料接合而于结(junction)形成异质结(heterojunction)为载流子提供通道。

高电子迁移率晶体管由材料本身的材料特性产生二维电子气(two-dimensionalelectron gas,2DEG)，其电子速度及密度均较高，故可用以增加切换速度。然而，由于III-V族半导体化合物在制作过程会发生晶格缺陷，这些晶格缺陷会造成元件操作时电子被捕捉陷落(trapped)在晶格缺陷中，进而发生电流击穿等问题而影响到高电子迁移率晶体管的元件操作表现与可靠度。

有鉴于此，本发明利用在绝缘层上外加一电极，利用对绝缘层外加电压，去除陷落的电子。

发明内容

根据本发明的一优选实施例，一种高电子迁移率晶体管包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一源极电极以及一漏极电极设置于第二III-V族化合物层之上，一栅极电极设置于源极电极与漏极电极之间的第二III-V族化合物层上，一绝缘层位于漏极电极和栅极电极之间，覆盖并接触第二III-V族化合物层，至少一个电极设置在绝缘层上并且接触绝缘层，其中电极外接一电压。

根据本发明的一优选实施例，一种高电子迁移率晶体管的制作方法，包含首先提供一第一III-V族化合物层，接着形成一第二III-V族化合物层于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，然后形成一源极电极、一漏极电极和一栅极电极于第二III-V族化合物层上，其中栅极电极位于源极电极与漏极电极之间，之后形成一绝缘层覆盖并接触第二III-V族化合物层、漏极电极、源极电极和栅极电极，在形成绝缘层之后，形成至少一个电极在漏极电极和栅极电极之间的绝缘层上，并且电极接触绝缘层，其中电极外接一电压。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为本发明的第一优选实施例所绘示的高电子迁移率晶体管的示意图；

图2至图3为电极分布方式的变化型的示意图；

图4为本发明的第二优选实施例所绘示的高电子迁移率晶体管的示意图；

图5为本发明的第三优选实施例所绘示的高电子迁移率晶体管的示意图；

图6至图7为电极和漏极电极外接电压的方式的变化型的示意图；

图8至图13为本发明的第四优选实施例所绘示的一种高电子迁移率晶体管的制作方法的示意图。

主要元件符号说明