[发明专利]一种继电保护测试仪内部插件间的高速通讯电路模块

说明书

本发明一种继电保护测试仪内部插件间的高速通讯电路模块涉及电力系统继电保护测试仪领域。电力系统继电保护测试仪由数据处理插件、测试信号产生插件和其它插件组成。当前，数据处理插件与测试信号产生插件之间的通讯速度较小，测试信号的路数较少，不符合继电保护测试仪的发展趋势。本发明为数据处理插件与测试信号产生插件之间的通讯设计了一系列电路模块，该模块能使通讯速度较快、电磁兼容性较好、占用资源较少，可以满足各种配置下继电保护测试仪的要求。这一系列电路模块，包括高速RAM模块、并转串模块和LVDS接口模块。在数据处理插件与测试信号产生插件之间，采用LVDS差分线连接。对LVDS差分线两端的连接器采用金属锚定以确保连接可靠，并带屏蔽以防止电磁干扰。

技术领域

本发明涉及电力系统继电保护测试仪领域，特别涉及到测试仪内部插件间的通讯应如何设计才能使得通讯速度更高、通讯配置更灵活和占用资源更少。

背景技术

如图1所示，电力系统继电保护测试仪由数据处理插件、测试信号产生插件和其它插件组成。数据处理插件是很复杂的，内有CPU、FPGA、SDRAM等各种各样器件。数据处理插件在其CPU等的控制下产生大量的数据。该数据首先保持在RAM中。然后在适当的时候将这些数据发往测试信号产生插件。最后测试信号产生插件负责根据传送来的数据在预定时间和预定输出接口上产生合格的测试信号。数据处理插件与测试信号产生插件之间的通讯信号常采用TTL或CMOS型信号。

电力系统继电保护测试仪中，常需要采用并转串电路同步输出模块。常见的一种并转串电路同步输出模块如图2和图3所示。并转串模块的输入有：8位来自RAM的并行数据线dat[7:0]、计时信号cnt[3:0]、和cnt[4]。输出信号有4个通道的串行信号rm[0]、rn[0]、ri[0]、rj[0]。cnt[1:0]同时也是数据选择开关。dat[7:0]是4分时。由图3可见：在CNT[2:0]等于0或4时dat [7:0]的值为Vm[7:0]；在CNT[3:0]等于4至11时rm[0]分别为Vm0至Vm7；依次类推。各输出通道都是在CNT[3:0]等于4时输出并行数据的最低位，这就是同步输出。

对应图2和图3的并转串模块编程语句如下，采用Altera类型芯片时占用的资源是25个LE：

其中：cnt[4]为定时信号，在cnt[1:0]等于3时为1, 在cnt[1:0]等于0、1或2时为0；

lm[3:0]、ln [3:0]、li [3:0]、lj [3:0]、rm[2:1]、rn[2:1]、ri[2:1]、rj[2:1]为中间寄存器。

发明内容

电力系统继电保护测试仪的发展趋势是：需要输出测试信号的路数越来越多，每路包含的数据组数也越来越多，数据总量越来越大了。当前继电保护测试仪的问题是：数据处理插件与测试信号产生插件之间的通讯速度总量较小，测试信号的路数较少，每路包含的数据组数较少，不符合继电保护测试仪的发展趋势。如采用TTL或CMOS型等信号，通讯速度总量还受到电磁兼容方面的限制，

本发明的目的是：为数据处理插件与测试信号产生插件之间的通讯设计一系列电路模块，该模块能使通讯速度较快、电磁兼容性较好、占用资源较少、成本较低，以满足对各种配置下的继电保护测试仪的要求。

本发明的技术方案是：为数据处理插件与测试信号产生插件之间的通讯设计一系列电路模块，它包括高速RAM模块、并转串模块和LVDS接口模块，如图4所示；在数据处理插件与测试信号产生插件之间，采用LVDS差分线连接；对LVDS差分线两端的连接器采用金属锚定以确保连接可靠；并带屏蔽以防止电磁干扰。