[发明专利]一种COF挠性基板的制造方法

说明书

本发明提供了一种基于减成法加工工艺的COF挠性基板的制造方法，其流程为：1)基材处理步骤→2)图形转移步骤→3)集成电路成型步骤→4)镀锡→5)压膜→6)分切→7)测试及封装。这种制造方法不需要对现有生产线进行大规模改造，不需要全面更换设备，甚至还减少了现有加工工艺的工序，但是用本发明提供的制造方法加工得到的COF挠性基板，其线距可达到10μm/10μm以下的超精细线路的要求，精度与加成法生产出的产品相当。在COF加工领域突破了技术偏见，取得了技术突破，非常适合我国现有的市场需求。

技术领域

本发明涉及一种柔性印刷电路的加工制造方法，更具体地说，涉及一种 COF挠性基板的制造方法。

背景技术

电子工业的发展伴随着对用于在其上面安装电子器件(例如IC和LSI)的印刷电路板需求的急剧增加。制造商试图制造出长时间为人们期待的尺寸小、重量轻和高性能的电子设备。为此，目前制造商想起应用薄膜载体带，例如自动粘接带(TAB)、球栅阵列带(T-BGA)、专用集成电路(ASIC)带或柔性印刷电路(FPC)。使用用于在其上面安装电子器件的薄膜载体带已经日益变得更加重要，特别是对于个人电脑、移动电话和其他应用液晶显示(LCD)电子设备的制造商，这些设备必须具有高的分辨率和平整度，而且要具有窄的屏幕框架面积。另外，为了在比较狭窄的空间里实现高密度的安装，应用了直接在柔性印刷线路板上安装裸IC芯片的安装方法。这样的产品就叫做COF(芯片在薄膜上)。

基于上述背景，COF封装模块的重要组成部分—COF挠性基板的需求日益增加，目前国内的COF挠性基板供应商很少，尚处于探索研究阶段。由于驱动 IC集成度的提高使I/O端的间距趋于微细，所以COF挠性基板的线宽线距需要与驱动IC的封装相适应，因此，超精细线路的COF挠性基板已经成为研究热点。

目前COF挠性基板的生产方式主要有三种：加成法、半加成法和减成法。其中以加成法生产的COF挠性基板的精细程度为最高，其最高可以制作出 3μm/3μm的超精细线路，但是加成法的工艺设备、流程要求都很高，且与目前主流生产工艺和设备区别较大，生产商如果使用加成法生产COF基板，需要更换大部分的设备，重新培养技术人才，成本十分高昂，因此生产商普遍更换生产线意愿很低；半加成法相对于加成法而言需要更换的设备和工艺成本略低，但是相应的，加工的COF线路精度较加成法为低，最高为15μm/15μm左右；减成法由于其成本低廉，工艺成熟，是目前应用最广泛的COF挠性基板制造方法，其缺陷也很明显，其最高加工精度在上述三种制造方法中最低，为30μm/30μm左右。

在目前的社会背景下，基于现有的设备和流程，低成本改造的同时提高 COF挠性基板加工精度，就成了急需解决的技术问题。

发明内容

本发明的主要目的在于提供一种基于减成法加工工艺的COF挠性基板的制造方法，这种制造方法不需要对现有生产线进行大规模改造，不需要全面更换设备，甚至还减少了现有加工工艺的工序，但是用本发明提供的制造方法加工得到的COF挠性基板，其线距可达到10μm/10μm以下的超精细线路的要求，精度与加成法生产出的产品相当。

上述发明目的是通过如下的技术手段加以实现的：

一种COF挠性基板的制造方法，包括：

1)基材处理步骤：将用于生产COF挠性基板的基材进行处理，使之在厚度、表面性能、尺寸各方面适用于进行后续的处理；

2)图形转移步骤：将预先设计好的电路图形转移到基材上；

3)集成电路成型步骤：根据已经转移到基材上的图形，进行进一步深加工，使集成电路成型并固化；

4)镀锡：在集成电路的接线脚镀锡进行保护；

5)压膜：在已成型的集成电路表面覆盖一层保护膜保护线路以绝缘和避免集成电路表面受到损伤；

6)分切：将成卷或拼板中的COF分切成单个；