[发明专利]半导体结构

说明书

本发明提供一种半导体结构，包括：一基板；一栅极，设置于该基板上；一源极，设置于该基板中，位于该栅极的一侧；一漏极，设置于该基板中，位于该栅极的另一侧；以及一栅极延伸部，设置于该基板上，位于该栅极与该漏极之间，其中该栅极的掺杂型式与该栅极延伸部的掺杂型式相反。通过本发明特殊的半导体结构设计可有效减少开关器件的功率损失，大幅提高开关频率及达到高效能的电功率转换。

技术领域

本发明是有关于一种半导体结构，特别是有关于一种可降低漏极-栅极电容(drain-to-gate capacitance)的半导体结构。

背景技术

在诸多半导体结构中，常使用设置在栅极与漏极之间的场板(field plate)结构作为分散漏极区(漂移区)电场强度的重要器件，以避免漏极区(漂移区)附近的电场过度集中造成器件损伤。然而，当此场板结构与其相邻栅极形成电连接时，此场板结构将同时贡献出相当程度的漏极-栅极电容(drain-to-gate capacitance)。

一般来说，对于期待能达高效能电功率转换的高速开关器件而言，力求尽可能降低操作时的功率损失是必要的，以维持器件间的高速转换。然而，当开关开启，有大电流流动时，若此时与负载(phase)邻近的晶体管存在上述漏极-栅极电容，则将使此晶体管因耦合效应(coupling effect)而有不期望的电流流经，造成开关器件的功率损失。

目前，有数种降低漏极-栅极电容的作法，例如将场板结构改与源极(source)电连接，或是增加场板或栅极下方氧化层的厚度，或是在栅极下方的基板表面植入与漏极区(漂移区)掺杂型式相反的掺质等。然而，上述各种作法仍会衍生不少缺点，例如电阻值的增加。

因此，开发一种不但可有效分散漏极区(漂移区)电场强度又可同时降低漏极-栅极电容(drain-to-gate capacitance)的半导体结构是众所期待的。

发明内容

根据本发明的一实施例，提供一种半导体结构。该半导体结构，包括：一基板；一栅极，设置于该基板上；一源极，设置于该基板中，位于该栅极的一侧；一漏极，设置于该基板中，位于该栅极的另一侧；以及一栅极延伸部，设置于该基板上，位于该栅极与该漏极之间，其中该栅极的掺杂型式与该栅极延伸部的掺杂型式相反。

在部分实施例中，该基板为P型基板或N型基板。在部分实施例中，当该基板为P型基板时，该栅极的掺杂型式为N型，该源极的掺杂型式为N型，该漏极的掺杂型式为N型，以及该栅极延伸部的掺杂型式为P型。在部分实施例中，当该基板为N型基板时，该栅极的掺杂型式为P型，该源极的掺杂型式为P型，该漏极的掺杂型式为P型，以及该栅极延伸部的掺杂型式为N型。在部分实施例中，该栅极与该栅极延伸部为掺杂有P型掺质或N型掺质的多晶硅。

在部分实施例中，该栅极与该栅极延伸部实质接触。在部分实施例中，该栅极与该栅极延伸部实质分离。

在部分实施例中，当该栅极与该栅极延伸部实质接触时，本发明半导体结构更包括一金属场板(field plate)，设置于该基板上，位于该栅极延伸部与该漏极之间。在部分实施例中，本发明半导体结构更包括一氧化层，设置于该基板上，位于该金属场板下方。在部分实施例中，该金属场板与该栅极及该栅极延伸部电连接。在部分实施例中，该金属场板与该源极电连接。在部分实施例中，该栅极延伸部的宽度与该栅极的宽度的比值介于0.3-1.2。在部分实施例中，该栅极延伸部的宽度与该栅极的宽度的总合为定值。

在部分实施例中，当该栅极与该栅极延伸部实质分离时，该栅极与该栅极延伸部电连接。在部分实施例中，该栅极延伸部与该源极电连接。