[发明专利]晶圆级封装芯片通孔互连的方法以及芯片的测试方法

说明书

本发明提供了一种晶圆级封装芯片通孔互连的方法以及芯片的测试方法，所述晶圆级封装芯片通孔互连的方法包括：提供第一芯片；在所述第一芯片上形成有具有第一开口的钝化层，以露出所述第一芯片上的第一焊垫；在所述第一芯片上涂覆聚合物层并固化所述聚合物层，以填充所述第一开口；提供器件晶圆，将形成了聚合物层的所述第一芯片接合在所述器件晶圆上；蚀刻所述器件晶圆和所述聚合物层，以形成第一通孔，露出所述第一焊垫；在所述第一通孔中形成插塞以与所述第一焊垫电连接。所述方法可防止在蚀刻后由于气泡而产生底切(under cut)，避免了导电材料沉积以及金属连接不上的问题，进一步提高了封装的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种晶圆级封装芯片通孔互连的方法以及芯片的测试方法。

背景技术

系统封装(System in Package，简称SiP)将多个不同功能的有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成技术。相比于片上系统(SystemOn Chip，简称SoC)封装，SiP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。

与传统的SiP相比，晶圆级系统封装(wafer level package,简称WLP)是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

在晶圆级封装制程中，在晶圆之间形成电连接时，由于在器件中可能会存在气泡等问题，气泡会影响电镀的效果，从而造成电连接效果很差，甚至形成开路，不能形成有效的电连接。

鉴于晶圆级系统封装的存在上述问题，如何形成有效的电连接成为急需解决的问题。

发明内容

鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系统封装是本发明要解决的技术问题。

本发明一方面提供一种晶圆级系统封装方法，所述方法包括：

提供第一芯片，在所述第一芯片上形成有具有第一开口的钝化层，以露出所述第一芯片上的第一焊垫；

在所述第一芯片上涂覆聚合物层并固化所述聚合物层，以填充所述第一开口；

提供器件晶圆，将形成了聚合物层的所述第一芯片接合在所述器件晶圆上；

蚀刻所述器件晶圆和所述聚合物层，以形成第一通孔，露出所述第一焊垫；

在所述第一通孔中形成插塞以与所述第一焊垫电连接。

可选地，所述聚合物层包括聚酰亚胺、聚对苯撑苯并二噁唑。

可选地，所述聚合物层包括可光刻的光敏性聚合物。

可选地，对所述聚合物层进行加热烘烤，以固化所述聚合物层。

可选地，所述聚合物层的厚度为5-10微米。

可选地，在将所述聚合物层接合在所述器件晶圆上之前，还包括在第一开口的所述聚合物层内制作第二通孔，以暴露所述第一焊垫，所述第二通孔口径小于所述第一通孔口径。

可选地，所述提供第一芯片包括：

提供第一晶圆，在所述第一晶圆上形成有所述第一芯片。

可选地，在将所述第一芯片和所述器件晶圆接合之前，所述方法还包括：

将所述第一晶圆切割，以得到包含所述第一芯片的数个晶粒，将包含所述第一芯片的晶粒接合至所述器件晶圆的第一表面上。

可选地，蚀刻所述器件晶圆之前，所述方法还包括：