[发明专利]SRAM电路及其操作方法

说明书

静态随机存取存储器(SRAM)电路可以将存储器阵列中的列位线分组为位线的子集，并且为位线的每个子集提供y地址信号输入。额外地或可选地，存储器单元的阵列中的每行可操作地连接到多条字线。本发明的实施例还涉及SRAM电路的操作方法。

技术领域

本发明的实施例涉及SRAM电路及其操作方法。

背景技术

出于各种目的，在电子器件中使用不同类型的存储器电路。只读存储器(ROM)和随机存取存储器(RAM)是两种这样类型的存储器电路。ROM电路允许从ROM电路读取数据，但不写入至ROM电路，并且在电源关闭时保持其存储的数据。这样，ROM电路通常用于存储在电子器件导通时执行的程序。

与ROM电路不同，RAM电路允许将数据写入RAM电路中的所选择存储器单元并且从所选择存储器单元读取数据。一种类型的RAM电路是静态随机存取存储器(SRAM)电路。典型的SRAM电路包括以列和行布置的可寻址存储器单元的阵列。在某些情况下，可以比列中的存储器单元更快地访问行中的存储器单元。例如，可能仅需要一个访问周期来访问行中的存储器单元，因为使能或激活一条字线以访问存储器单元。然而，可能需要许多访问周期来访问列中的存储器单元，因为必须激活多条字线以访问存储器单元。当访问阵列中的存储器单元矩阵(例如，8×8矩阵)并且矩阵中的数据位于存储器阵列的不同一行中时，也可能需要多个访问周期。

此外，在一些电子器件中，存储器电路的设计和操作可能不利地影响计算系统的吞吐量。处理器速度随着时间的推移而具有显著改善，而存储器传输速率的改进有限。结果，处理器可能花费大量时间空闲等待从存储器检索数据。

发明内容

本发明的实施例提供了一种静态随机存取存储器(SRAM)电路，包括：存储器阵列中的存储器单元的行，所述行包括多个存储器单元；第一字线，可操作地连接到所述多个存储器单元中的存储器单元的第一子集；以及第二字线，可操作地连接到所述多个存储器单元中的不同存储器单元的第二子集。

本发明的另一实施例提供了一种静态随机存取存储器(SRAM)电路，包括：多个存储器单元，以行和列布置并且组织成存储器单元的多个块，其中，每个块包括所述存储器单元的子集，所述存储器单元的每个子集包括一个或多个行和两个或多个列；多个列选择电路，其中，所述多个列选择电路中的每个列选择电路可操作地连接到所述存储器单元的相应的块；多个y解码器电路，其中，所述多个y解码器电路中的每个y解码器电路可操作地连接到相应的列选择电路；第一字线，可操作地连接到每行；以及第二字线，可操作地连接到每行。

本发明的又一实施例提供了一种操作静态随机存取存储器(SRAM)电路的方法，所述静态随机存取存储器电路包括存储器单元的阵列，第一字线和第二字线可操作地连接到所述阵列中的每行，并且多条位线可操作地连接到所述存储器单元的所述阵列，所述方法包括：激活可操作地连接到所述阵列中的第一行存储器单元的第一字线，以仅选择所述第一行存储器单元中的所选择存储器单元的子集；激活所述多条位线中的位线以访问所述所选择存储器单元的子集中的存储器单元；以及对在所述所选择存储器单元的子集中访问的存储器单元执行读取操作或写入操作。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的静态随机存取存储器电路的部分的框图；

图2描绘了根据一些实施例的适用于图1所示的SRAM电路的两个存储器单元的第一示例的示意图；

图3示出了用于图2中所示的实施例的两条字线和存储器单元的行之间的示例第一字线连接图案；

图4描绘了根据一些实施例的适用于图1中所示的SRAM电路的两个存储器单元的第二示例的示意图；