[发明专利]半导体结构的形成方法

说明书

一种本发明的半导体结构的形成方法，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。对晶圆的背面进行清洗采用DSP溶液，一方面，所述DSP溶液能干净的去除晶圆背面的残留的金属离子；另一方面，采用DSP溶液对背面进行清洗的过程中，DSP溶液溶液对于晶圆材料和第一介质层材料的刻蚀速率较低，防止晶圆正面边缘的第一介质层的表面和晶圆正面表面不会形成刻蚀缺陷，进而后续在第一介质层上形成第二介质层和第二硬掩膜层时，晶圆边缘上的第二介质层和第二硬掩膜层不会悬空，从而防止第二介质层和第二硬掩膜层的边缘形成剥离(peeling)缺陷。

技术领域

本发明涉及半导体制作领域，尤其涉及一种半导体结构的形成方法。

背景技术

多层互连技术已成为大规模集成电路和特大规模集成电路制作工艺的重要组成部分。当前高性能的特大规模集成电路已具有多达7～10层的金属连线。

多层互连结构通常包含有多层金属连线，通过绝缘材料中的插塞结构进行互连。形成插塞的工艺是用金属材料填充通孔或者沟槽的工艺。

以形成一层互连结构作为示例进行说明，形成过程包括：参考图1，提供晶圆101，所述晶圆101上具有若干有源区(图中未示出)，所述有源区中形成有半导体器件(比晶体管等)；在所述晶圆101上形成第一介质层102；在所述第一介质层102上形成第一硬掩膜层(图中未示出)；在形成第一硬掩膜层后对晶圆的背面进行清洗，以去除残留的金属离子；在进行背面清洗后，图像化所述硬掩膜层和第一介质层102，在第一介质层102中形成第一通孔(图中未示出)；在所述第一介质层102中的第一通孔中形成第一金属插塞(图中未示出)；去除所述第一硬掩膜层；在所述第一介质层102上形成与第一金属插塞电连接的第一金属连线(图中未示出)；形成覆盖所述第一介质层102和第一金属连线的第二介质层103；在第二介质层103表面形成第二硬掩膜层104(第二硬掩膜层的材料可以为无定形碳)；图形化所述第二硬掩膜层104和第二介质层103，在所述第二介质层103中形成暴露出部分第一金属连线表面的第二通孔(图中未示出)；在所述第二介质层103中的第二通孔中形成第二金属插塞(图中未示出)。

现有的互连结构的制作工艺中第二介质层103和第二硬掩膜层104的边缘容易形成剥离(peeling)缺陷。

发明内容

本发明所要解决的技术问题是在怎样防止第二介质层和第二硬掩膜层的边缘产生剥离缺陷。

本发明提供了一种半导体结构的形成方法，包括：

提供晶圆，在所述晶圆正面表面依次形成第一介质层，位于第一介质层上的第一硬掩膜层；

形成所述第一硬掩膜层后，对所述晶圆的背面采用DSP溶液进行清洗。

可选的，所述DSP溶液中包括超纯水、硫酸和双氧水，超纯水、硫酸和双氧水的体积比为87-89：7-9:3-5。

可选的，所述DSP溶液中还包括550-650ppm HF。

可选的，所述晶圆的材料为Si，所述第一介质层的材料为SiO2。

可选的，在对晶圆的背面进行清洗时，部分DSP溶液会从晶圆侧面流到晶圆正面边缘的第一介质层以及晶圆正面表面。

可选的，所述第一硬掩膜层上还形成介电抗反射涂层，在形成介电抗反射涂层后，对晶圆的背面采用DSP溶液进行清洗。

可选的，在对所述晶圆的背面进行清洗后，在所述介电抗反射涂层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层，在第一硬掩膜层中形成开口；沿开口刻蚀所述第一介质层，在第一介质层中形成第一通孔；去除所述图形化的光刻胶层；在所述第一通孔中形成第一金属插塞；在所述第一介质层和第一金属插塞上形成第二介质层；去除所述第一硬掩膜层；在第二介质层上形成第二硬掩膜层。