[发明专利]电压调节器和电压调节器的控制方法

说明书

本发明涉及电压调节器和电压调节器的控制方法。提供在由于接地短路等而输出端子的电压降低时减少电压调节器的差动放大电路的输入晶体管（以下为Tr）间的阈值电压的变动量的差分来抑制在输出电压中产生的偏移的电压调节器。本发明在输出端子接地短路时控制对输出电压进行控制的差动放大电路的PMOSTr的第1•第2输入Tr的栅极（G）•源极（S）间电压，并且具备：驱动差动放大电路的电流源、S经由尾部连接点（T）连接于电流源的电流源输出端子并且基准电压被输入到G的第1输入Tr、S连接于T并且G连接于输出端子的第2输入Tr、被插入到T与第1输入Tr的G之间并且与G电压对应地控制T电压的第1电压控制部、以及被插入到第1输入Tr的G、接地点与第2输入Tr的G之间并且与第2输入Tr的G电压对应地控制第1输入Tr的G电压的第2电压控制部。

技术领域

本发明涉及电压调节器和电压调节器的控制方法。

背景技术

电压调节器在输出电流由于负载变动等发生变化的情况下也将固定电压稳定地从输出端子供给。

可是，在负载变动较大地发生变化而在输出端子产生了过大的过冲电压的情况下或在输出端子与电源端子短路（以下，称为“电源短路”）的情况等下，与输出端子连接的电压调节器中的差动放大电路的输入晶体管的栅极电压上升。从防止输入晶体管的栅极由于上升的栅极电压而被破坏的观点出发，关于电压调节器，存在具有即使输出端子发生过冲或电源短路也抑制输入晶体管的栅极电压的过大的上升并且防止输入晶体管的栅极的破坏的电路结构的电压调节器（例如，参照专利文献1）。

在图9中示出上述的专利文献1所示的以往的电压调节器的结构例。在以往的电压调节器中，二极管121被连接到差动放大电路中的作为PMOS晶体管的一个输入晶体管111的栅极与源极之间。利用该二极管121，在输出端子120过冲时，从输出端子120经由电阻116、二极管121、另一个输入晶体管109和NMOS晶体管108向电压调节器的接地流动电流。其结果是，栅极电压相对于连接点P的电压被抑制为二极管121的正方向电压的量的电压差，能够抑制输入晶体管111的栅极电压。

现有技术文献

专利文献

专利文献1：日本特开2015-138394号公报。

发明要解决的课题

在专利文献1的电压调节器中，能够抑制由于输出端子120的过冲造成的、输入晶体管111的栅极的破坏。

然而，在专利文献1的电压调节器中输出端子120由于接地短路等而电压降低的情况下，对差动放大电路151中的输入晶体管111和109的各个带来不同的BTI（BiasTemperature Instability，偏压温度不稳定性）的影响，在输出端子120的输出电压中产生偏移。

以下，使用图9来对输出端子120的电压降低的情况下的输出电压的偏移的产生进行说明。在输入晶体管109中，从恒定电压源110向栅极施加基准电压VREF。

输出端子120的电压降低，由此，差动放大电路151的输入晶体管111的栅极电压VFB降低到接地电压附近。

因此，输入晶体管111的栅极电压与施加到输入晶体管109的栅极的基准电压VREF相比大幅度地降低，PMOS晶体管105的漏极电流（TAIL电流）几乎全部流入到输入晶体管111中。

上述的情况下的输入晶体管111和109的各个的栅极•源极间电压Vgs（111）和Vgs（109）分别如以下所示那样。

。

因此，输入晶体管109受到PBTI（Positive Bias Temperature Instability，正偏压温度不稳定性）的影响。