[发明专利]一种LDMOS器件及其制造方法

说明书

本发明提供一种LDMOS器件及制造方法，包括衬底及形成于该衬底上的漂移区；位于漂移区上的阻挡绝缘介质层和导电层，位于衬底上的栅极多晶硅及导电层；位于导电层上的接触孔；导电层通过接触孔中的金属与第一金属层连接；漂移区设有N型重掺杂区，N型重掺杂区位于阻挡绝缘介质层远离栅极多晶硅的一侧。本发明的LDMOS场板介质层和场板导电层横向尺寸一致，因此无需额外增加光罩数，该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LDMOS器件，能获得更好的BV‑R_sp关系。

技术领域

本发明涉及半导体制造领域，特别是涉及一种LDMOS器件及其制造方法。

背景技术

DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。现有的LDMOS结构如图1所示，其中102表示硅衬底/硅外延层，103表示浅沟槽隔离(Shallow Trench Isolation,STI)场板介质层，104表示漂移区，105表示P型体区，106表示栅绝缘介质层，107表示栅极多晶硅，108表示N型重掺杂区，109表示P型重掺杂区，111表示侧墙。在STI工艺中场板介质层103是通过：a)对硅进行刻蚀形成浅沟槽，b)进行热氧化在浅沟槽表面形成氧化层，c)对沟槽进行介质层填充，d)经化学机械研磨形成场板介质层103。在LOCOS(Local oxidation of silicon)工艺中，103是通过对局部的硅进行热氧化形成。

现有的另一种LDMOS结构如图2所示，场板介质层103是通过在硅的表面淀积形成介质层经选择性刻蚀形成。

LDMOS(Lateral Double-diffused MOSFET)器件中，特征导通电阻(Specific on-Resistance,Rsp)和击穿电压(Breakdown Voltage,BV)是两个重要的指标。BCD(Bipolar-CMOS-DMOS)工艺中，由于高击穿电压和低特征导通电阻之间存在矛盾关系，往往无法满足LDMOS开关模式应用的要求，因此如何优化LDMOS器件的BV-Rsp关系、简化其制造工艺对于提高产品竞争力十分重要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件及其制造方法，用于解决现有技术中由于高击穿电压和低特征导通电阻之间存在矛盾关系，无法满足LD-MOSFET开关模式应用的要求的问题。

为实现上述目的及其他相关目的，本发明提供一种LDMOS器件，所述器件至少包括：衬底及形成于该衬底上的漂移区；位于所述漂移区上的阻挡绝缘介质层；位于所述阻挡绝缘介质层上的导电层；位于所述衬底上的栅极多晶硅；所述栅极多晶硅上设有所述导电层；位于所述导电层上的接触孔；位于所述栅极多晶硅上的导电层以及位于所述阻挡绝缘介质层上的导电层分别通过接触孔中的金属与第一金属层连接；所述漂移区设有N型重掺杂区，所述N型重掺杂区位于所述阻挡绝缘介质层远离所述栅极多晶硅的一侧。

优选地，所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。

优选地，所述阻挡绝缘介质层及位于其上的导电层二者长度相同，并且二者与所述N型重掺杂区存在交叠区。

优选地，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层与所述N型重掺杂区存在交叠区。

优选地，所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在位于所述漂移区中的横向间隔区，该横向间隔区中设有与所述阻挡绝缘介质层存在交叠的STI场板介质层。

优选地，所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在横向间隔区，该横向间隔区的所述漂移区上表面设有与所述阻挡绝缘介质层存在交叠的台阶氧化层。