[发明专利]三维存储器的制备方法、三维存储器及电子设备

说明书

本发明提供一种三维存储器的制备方法、三维存储器及电子设备。所述方法包括如下处理。提供晶圆结构，其中，所述晶圆结构具有沟道孔。以及在所述沟道孔的侧壁上形成阻挡绝缘层，所述阻挡绝缘层包括位于所述沟道孔的开口处的第一部分以及位于所述沟道孔底壁的第二部分；其中，所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加。本发明解决了如下技术问题：由于阻挡绝缘层的厚度在沟道孔的开口处较大，在沟道孔的底壁处较小，存储器上部结构的性能与下部结构的性能不一致，导致存储器整体电压分布较宽，降低了存储器的整体性能。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法。

背景技术

反及存储器(NAND)是一种比硬盘驱动器更好的存储设备，具有功耗低、质量轻等优点，其中，三维(3D)结构的NAND存储器因是将存储单元三维地布置在衬底之上而具有集成密度高、存储容量大，从而在电子产品中得到了更广泛的应用。

传统的存储器的沟道孔较深，沟道孔内的阻挡绝缘层的厚度在沟道孔的开口处较大，在沟道孔的底壁处较小，从而存储器上部结构的编程擦除速度要明显慢于下部结构的编程擦除速度。存储器上部结构的性能与下部结构的性能不一致，导致存储器整体电压分布较宽，降低了存储器的整体性能。

发明内容

本发明的目的在于提供一种三维存储器及其制备方法，以解决如下技术问题：由于阻挡绝缘层的厚度在沟道孔的开口处较大，在沟道孔的底壁处较小，存储器上部结构的性能与下部结构的性能不一致，导致存储器整体电压分布较宽，降低了存储器的整体性能。

本发明提供一种三维存储器的制备方法，包括如下处理。提供晶圆结构，其中，所述晶圆结构具有沟道孔。以及在所述沟道孔的侧壁上形成阻挡绝缘层，所述阻挡绝缘层包括位于所述沟道孔的开口处的第一部分以及位于所述沟道孔底壁的第二部分；其中，所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加。

其中，所述第一部分的厚度与所述第二部分的厚度的比值不大于0.8。

其中，“所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加”包括如下处理。在所述沟道孔的侧壁上形成厚度相同的初始阻挡绝缘层。以及刻蚀所述初始阻挡绝缘层以形成阻挡绝缘层，其中，所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加。

其中，“所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加”包括如下处理。在所述沟道孔的侧壁上形成初始阻挡绝缘层，所述初始阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐减少。以及刻蚀所述初始阻挡绝缘层以形成阻挡绝缘层，其中，所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加。

其中，“在所述沟道孔的孔壁上形成初始阻挡绝缘层，所述初始阻挡绝缘层厚度沿着所述沟道孔的开口到底壁的方向上逐渐减少”包括如下处理。在所述沟道孔的孔壁上形成所述初始阻挡绝缘层，其中，所述初始阻挡绝缘层位于所述沟道孔开口处的第一部分的厚度与位于所述沟道孔底壁的第二部分的厚度的比值大于1小于1.05。

其中，“在所述沟道孔的孔壁上形成阻挡绝缘层，其中，所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加”包括如下处理。在所述沟道孔的侧壁上形成初始阻挡绝缘层，其中，所述初始阻挡绝缘层位于所述沟道孔开口处的第一部分的厚度与位于所述沟道孔底壁的第二部分的厚度的比值大于0.8小于1。以及刻蚀所述初始阻挡绝缘层以形成阻挡绝缘层，其中，所述阻挡绝缘层的所述第一部分的厚度与所述第二部分的厚度的比值不大于0.8。

其中，“刻蚀所述初始阻挡绝缘层”的方法包括干法刻蚀与湿法刻蚀。

所述湿法刻蚀包括：控制刻蚀所述初始阻挡绝缘层的时间，以使形成的所述阻挡绝缘层的厚度沿着所述沟道孔的开口到底壁的方向上逐渐增加。