[发明专利]用于超高密度芯片FOSiP封装的结构及其制备方法

说明书

本发明涉及一种用于超高密度芯片FOSiP封装的结构，从上至下依次设置塑封层、精密铜互联层和重新布线层，塑封层内塑封有若干带有金属触点的芯片或器件，精密铜互联层具有由双凹槽构成的互联结构，沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小，重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构，金属连接结构穿过介电层并延伸出有机物介电层部分作为触点，触点上设置锡球。本发明还公开了此种扇出封装结构的制备方法。采用本发明的设计方案，可以把具有超精细引脚结构的高端精密裸芯片方便地进行扇出型集成封装，也进一步缩小了封装体积。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种用于超高密度芯片FOSiP封装的结构及其制备方法。

背景技术

随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。

目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。扇出型封装技术采用重构晶圆(recon wafer)和RDL重新布线的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中的RDL重新布线制作方法的精度有限，无法完成对高密度芯片中如此精细的管脚进行引出和互联，或者由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。

发明内容

发明目的：本发明的目的在于解决现有的扇出型封装在针对超高密度多引脚芯片的集成封装中技术成本比较高，应用范围狭窄，采用现有技术制作重新布线层的精度有限，无法完成对高密度芯片中如此精细的管脚进行引出和互联，或者由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高的问题。

技术方案：为解决上述问题，本发明采用以下技术方案：

一种用于超高密度芯片FOSiP封装的结构，从上至下依次设置塑封层、精密铜互联层和至少一层重新布线层，精密铜互联层具有由双凹槽叠加构成的金属互联结构，沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小，重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构，金属连接结构穿过介电层并延伸出有机物介电层部分作为触点，触点上设置锡球。

进一步地，双凹槽叠加的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。

进一步地，所述金属连接结构为“工”字形，且设置的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。

进一步地，塑封层内塑封有若干带有金属触点的裸芯片或者无源被动元件。

进一步地，所述裸芯片或无源被动元件之中至少一个伪管芯。

一种用于超高密度芯片FOSiP封装的结构的制备方法，包括以下步骤：

1)先在临时载片表面粘附临时键合胶层；

2)在步骤1)得到的临时键合胶层上面贴装裸芯片或无源被动元件；

3)根据裸芯片或无源被动元件上具有pad引脚的器件面的朝向，制作塑封层；

4)塑封体制作精密铜互联层；

5)在精密铜互联层上制作重新布线层；