[发明专利]一种DPM环路迟滞控制电路

说明书

本发明公开了一种DPM环路迟滞控制电路，包括预放大电路、求和电路、比较器电路和下拉开关电路，预放大电路包括主环路OTA电路和DPM环路OTA电路，主环路OTA电路的输出与求和电路的输入相连接，DPM环路OTA电路的输出与求和电路的输入相连接，比较器电路与DPM环路OTA电路的输入相连接，下拉开关电路与比较器电路的输出相连接，比较器电路的输出控制下拉开关电路工作，下拉开关电路控制主环路OTA电路的输出，产生迟滞控制效应。

技术领域

本发明涉及充电电路技术领域，具体而言，涉及一种DPM环路迟滞控制电路。

背景技术

充电器电路包括三个主环路：系统电压环路(Vsys环路)用于保证系统端的供电电压，恒流充电环路(CC环路)用于控制电池的充电电流，恒压充电环路(CV环路)用于保证电池充电电压。除此三个主环路之外，还需要额外的辅助环路以避免适配器过载，导致适配器被拉死，也就是DPM环路。

DPM(Dynamic Power Management)功能，是现有充电器必不可少的功能，目前DPM环路主要包括：VDPM环路和IDPM环路。VDPM环路：当输入过载导致适配器输出电压被拉低至额定值时，输入限压环路开始工作，通过负反馈调节输出功率，维持适配器输出电压不小于额定值。IDPM环路：当输入过载导致适配器输出电流达到额定值时，输入限流环路开始工作，通过负反馈调节输出功率，维持适配器输出电流不大于额定值。对于DPM环路控制电路，其难点在于：1)多环路并行工作时，需要避免环路之间的来回切换；2)保证DPM环路的精度，避免适配器过载。

当输出功率增加至临界导致DPM环路触发时，由于噪声等干扰可能导致占空比抖动，引起反复触发DPM环路又退出DPM环路，从而引起占空比反复切换，最终使得输出电压产生较大纹波。因此，一般需要对DPM环路进行迟滞设计。现有技术中，以IDPM环路为例，当输入电流升高至额定值I1时，触发IDPM环路，立即把IDPM环路的基准降低至I1-ΔI，从而使环路处于深度IDPM环路中，避免反复切换。但临界触发IDPM环路之后，IDPM环路基准由I1被减小至I1-ΔI，使得输入带载功率减小为Vin*ΔI，降低了带载能力，并且环路迟滞特性是否存在来回切换严重依赖于ΔI的大小。

发明内容

本发明的目的在于提供一种简单可靠且不减弱适配器带载能力的DPM迟滞控制电路。

为实现上述目的，本发明提供了一种DPM环路迟滞控制电路，包括预放大电路、求和电路、比较器电路和下拉开关电路，所述预放大电路包括主环路OTA电路和DPM环路OTA电路，所述主环路OTA电路的输出与所述求和电路的输入相连接，所述DPM环路OTA电路的输出与所述求和电路的输入相连接，所述比较器电路的输入与所述DPM环路OTA电路的输入相连接，所述下拉开关电路与所述比较器电路的输出相连接，所述比较器电路的输出控制所述下拉开关电路工作，所述下拉开关电路控制所述主环路OTA电路的输出，产生迟滞控制效应。

作为本发明进一步的改进，所述主环路OTA电路和所述DPM环路OTA电路的结构相同，均把输入的电压信号进行预放大后转成电流信号。

作为本发明进一步的改进，所述求和电路把所述预放大电路输出的电流信号进行叠加求和。

作为本发明进一步的改进，所述下拉开关电路中下拉开关的漏极与所述主环路OTA电路的输出端相连接，所述下拉开关电路中下拉开关的源极与地相连接，所述下拉开关电路中下拉开关的栅极与所述比较器电路的输出端相连接，所述下拉开关电路把所述比较器电路的输出信号转换为下拉电流信号，所述下拉电流信号作为迟滞信号对所述主环路OTA电路的输出实现控制。

作为本发明进一步的改进，所述DPM环路OTA电路的正输入端为DPM基准电压Vref_idmp，所述DPM环路OTA电路的负输入端为反馈电压Vfb_iin；所述比较器电路的正输入端为反馈电压Vfb_iin，所述比较器电路的负输入端为DPM基准电压Vref_idmp。