[发明专利]一种DPM环路迟滞控制电路有效
| 申请号： | 201910583584.2 | 申请日： | 2019-07-01 |
| 公开（公告）号： | CN110729776B | 公开（公告）日： | 2021-07-06 |
| 发明（设计）人： | 朱治鼎;付烟林;曾志飞;王蒙 | 申请（专利权）人： | 深圳芯智汇科技有限公司 |
| 主分类号： | H02J7/00 | 分类号： | H02J7/00 |
| 代理公司： | 深圳市君之泉知识产权代理有限公司 44366 | 代理人： | 吕战竹 |
| 地址： | 518000 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 dpm 环路 迟滞 控制电路 | ||
1.一种DPM环路迟滞控制电路，其特征在于，包括预放大电路、求和电路、比较器电路和下拉开关电路；
所述预放大电路包括主环路OTA电路和DPM环路OTA电路，所述主环路OTA电路的输出与所述求和电路的输入相连接，所述DPM环路OTA电路的输出与所述求和电路的输入相连接，所述求和电路的输出连接至电压误差放大器的负向输入端；
所述比较器电路的输入与所述DPM环路OTA电路的输入相连接，所述下拉开关电路中下拉开关的栅极与所述比较器电路的输出相连接，所述比较器电路的输出控制所述下拉开关电路工作；
所述下拉开关的源极与地相连接，所述下拉开关的漏极与所述主环路OTA电路的输出端相连，所述下拉开关电路把所述比较器电路的输出信号转换为下拉电流信号控制所述主环路OTA电路的输出，产生迟滞控制效应。
2.根据权利要求1所述的DPM环路迟滞控制电路，其特征在于，所述主环路OTA电路和所述DPM环路OTA电路的结构相同，均把输入的电压信号进行预放大后转成电流信号。
3.根据权利要求1所述的DPM环路迟滞控制电路，其特征在于，所述求和电路把所述预放大电路输出的电流信号进行叠加求和。
4.根据权利要求1所述的DPM环路迟滞控制电路，其特征在于，所述DPM环路OTA电路的正输入端为DPM基准电压Vref_idmp，所述DPM环路OTA电路的负输入端为反馈电压Vfb_iin；所述比较器电路的正输入端为反馈电压Vfb_iin，所述比较器电路的负输入端为DPM基准电压Vref_idmp。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳芯智汇科技有限公司，未经深圳芯智汇科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910583584.2/1.html，转载请声明来源钻瓜专利网。
