[发明专利]测量加速卡与主机之间传输延时的系统、方法及加速卡

说明书

本申请公开了一种测量加速卡与主机之间传输延时的系统、方法及一种加速卡，包括解析模块，用于根据寄存器组的配置信息生成TLP请求，将TLP请求发送至主机，同时生成计时开始请求；还用于当接收到完成TLP请求，生成计时停止请求；计时模块，用于当接收到计时开始请求，开始计时，当接收到计时停止请求，停止计时，并获取计时时间，将计时时间发送至寄存器组中的时间寄存器；主机，用于配置寄存器组的配置信息；还用于发送完成TLP请求；还用于获取时间寄存器中的计时时间，根据计时时间确定传输延时。本申请可完成对各种加速卡与主机数据传输延时的测量，成本低，灵活性和可扩展性较强。

技术领域

本申请涉及服务器领域，特别是涉及一种测量加速卡与主机之间传输延时的系统、方法及加速卡。

背景技术

随着异构加速日益广泛的应用，基于FPGA(Field－Programmable Gate Array，现场可编程门阵列)的加速卡也发展迅速。加速卡通过PCIE(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)插槽与服务器主机连接，服务器主机通过PCIE插槽将需要加速的数据发送给加速卡内部的FPGA，FPGA处理完成后通过PCIE插槽返回相关的数据给主机。对于某些特定的应用，加速卡和主机之间的数据传输延时必须在某一阈值以下，如果延时过大，会导致加速功能失去意义。

现有技术中，一般是通过金手指逻辑分析仪来测量加速卡和主机之间的数据传输延时。该仪器可以通过PCIE对应的硬件接口，采样数据，然后解析PCIE的TLP(TransactionLayer Package，PCIE事物层数据包)数据包，从数据包中分析出相关信息，最后计算得出从FPGA发起请求到主机返回数据的传输延时。金手指逻辑分析仪昂贵，携带不方便，同时需要专门的技术人员操作，导致测量一次需要很大的沟通成本，而且浪费时间。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种测量加速卡与主机之间传输延时的系统、方法及一种加速卡，通过主机和FPGA即可完成对各种加速卡与主机数据传输延时的测量，成本低，灵活性和可扩展性较强。

为解决上述技术问题，本申请提供了一种测量加速卡与主机之间传输延时的系统，包括主机，设有解析模块、计时模块及寄存器组的FPGA，其中：

所述解析模块，用于根据所述寄存器组的配置信息生成TLP请求，将所述TLP请求发送至所述主机，同时生成计时开始请求；还用于当接收到完成TLP请求，生成计时停止请求；

计时模块，用于当接收到所述计时开始请求，开始计时，当接收到所述计时停止请求，停止计时，并获取计时时间，将所述计时时间发送至所述寄存器组中的时间寄存器；

所述主机，用于配置所述寄存器组的配置信息；还用于发送所述完成TLP请求；还用于获取所述时间寄存器中的计时时间，根据所述计时时间确定传输延时。

优选的，所述配置信息包括主机memory有效地址、待读取数据长度以及发送所述TLP请求的次数。

优选的，所述将所述TLP请求发送至所述主机，同时生成计时开始请求的过程具体为：

按发送周期向所述主机发送所述TLP请求，同时生成计时开始请求；

相应的，所述获取计时时间，将所述计时时间发送至所述寄存器组中的时间寄存器的过程具体为：

获取每一所述发送周期对应的计时时间；

将所有所述计时时间发送至所述寄存器组中的时间寄存器。

优选的，所述获取所述时间寄存器中的计时时间，根据所述计时时间确定传输延时的过程具体为：