[发明专利]测量加速卡与主机之间传输延时的系统、方法及加速卡

权利要求书

1.一种测量加速卡与主机之间传输延时的系统，其特征在于，包括主机，设有解析模块、计时模块及寄存器组的FPGA，其中：

所述解析模块，用于根据所述寄存器组的配置信息生成TLP请求，将所述TLP请求发送至所述主机，同时生成计时开始请求；还用于当接收到完成TLP请求，生成计时停止请求；

所述计时模块，用于当接收到所述计时开始请求，开始计时，当接收到所述计时停止请求，停止计时，并获取计时时间，将所述计时时间发送至所述寄存器组中的时间寄存器；

所述主机，用于配置所述寄存器组的配置信息；还用于发送所述完成TLP请求；还用于获取所述时间寄存器中的计时时间，根据所述计时时间确定传输延时。

2.根据权利要求1所述的测量加速卡与主机之间传输延时的系统，其特征在于，所述配置信息包括主机memory有效地址、待读取数据长度以及发送所述TLP请求的次数。

3.根据权利要求2所述的测量加速卡与主机之间传输延时的系统，其特征在于，所述将所述TLP请求发送至所述主机，同时生成计时开始请求的过程具体为：

按发送周期向所述主机发送所述TLP请求，同时生成计时开始请求；

相应的，所述获取计时时间，将所述计时时间发送至所述寄存器组中的时间寄存器的过程具体为：

获取每一所述发送周期对应的计时时间；

将所有所述计时时间发送至所述寄存器组中的时间寄存器。

4.根据权利要求3所述的测量加速卡与主机之间传输延时的系统，其特征在于，所述获取所述时间寄存器中的计时时间，根据所述计时时间确定传输延时的过程具体为：

获取所述时间寄存器中的所有所述计时时间，对所有所述计时时间求平均，得到平均计时时间；

根据所述平均计时时间和预设时钟频率的乘积确定传输延时。

5.一种加速卡，其特征在于，包括如权利要求1-4任意一项所述测量加速卡与主机之间传输延时的系统的FPGA。

6.一种测量加速卡与主机之间传输延时的方法，其特征在于，应用于如权利要求1-4任意一项所述测量加速卡与主机之间传输延时的系统的FPGA，包括：

接收主机发送的配置信息，根据所述配置信息生成TLP请求；

向所述主机发送所述TLP请求，并开始计时；

当接收到所述主机返回的完成TLP请求，停止计时；

获取计时时间，将所述计时时间发送至主机，以便所述主机根据所述计时时间确定传输延时。

7.根据权利要求6所述的测量加速卡与主机之间传输延时的方法，其特征在于，所述配置信息包括主机memory有效地址、待读取数据长度以及发送所述TLP请求的次数。

8.根据权利要求7所述的测量加速卡与主机之间传输延时的方法，其特征在于，所述向所述主机发送所述TLP请求，并开始计时的过程具体为：

按发送周期，向所述主机发送所述TLP请求，并开始计时；

相应的，所述获取计时时间，将所述计时时间发送至主机，以便所述主机根据所述计时时间确定传输延时的过程具体为：

获取每一所述发送周期对应的计时时间；

将所有所述计时时间发送至主机，以便所述主机根据所有所述计时时间确定传输延时。

9.根据权利要求8所述的测量加速卡与主机之间传输延时的方法，其特征在于，所述主机根据所有所述计时时间确定传输延时的过程具体为：

所述主机对所有所述计时时间求平均，得到平均计时时间；

根据所述平均计时时间和预设时钟频率的乘积确定传输延时。