[发明专利]基于FPGA的多源单输出复位方法、装置及相关设备

说明书

本发明公开了一种基于FPGA的多源单输出复位方法，包括：获取待复位模块的配置信息；依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。上述的复位方法中，将与所述待复位模块相关的各个目标复位信号依据复位顺序当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，避免了目标复位信号接收不全的问题。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于FPGA的多源单输出复位方法、装置及相关设备。

背景技术

随着异构加速日益广泛的应用，基于现场可编程门阵列FPGA的加速卡也发展迅速。加速卡FPGA通过PCIE接口与服务器主机连接，服务器主机通过PCIE接口将需要加速的数据发送给加速卡FPGA，加速卡FPGA处理完成后通过PCIE接口返回相关的数据。为了支持加速卡对应用的处理，FPGA内部实现的是一整个支持包，分为众多小模块，而大部分的模块都需要复位。

针对同一个模块，在复位源可能有多个时，若该模块的端口已经固定则只能接收一个复位输入信号，导致了该模块的目标复位信号接收不全。

发明内容

有鉴于此，本发明提供一种基于FPGA的多源单输出复位方法、装置及相关设备，用以解决现有技术中针对同一个模块，在复位源可能有多个时，若该模块的端口已经固定则只能接收一个复位输入信号，导致了该模块的目标复位信号接收不全的问题，具体方案如下：

一种基于FPGA的多源单输出复位方法，包括：

获取待复位模块的配置信息；

依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；

依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。

上述的方法，可选的，还包括：

若系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。

上述的方法，可选的，获取待复位模块的配置信息包括：

获取所述待复位模块的标识；

依据所述标识，查找与所述标识匹配的配置文件。

上述的方法，可选的，依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期，包括：

获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；

在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；

将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；

依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。

上述的方法，可选的，还包括：

获取所述配置信息中的复位类型；

依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。

一种基于FPGA的多源单输出复位装置，包括：