[发明专利]元胞结构及其应用的半导体器件

权利要求书

1.一种半导体器件的元胞结构，其特征在于，所述元胞结构包括：

第一导电类型的半导体衬底；

多数个第一槽单元，设置于所述半导体衬底顶部，所述多数个第一槽单元分隔设置，导电材料设置于所述多数个第一槽单元内，通过第一介质与所述半导体衬底相隔离；

第一导电类型的载流子势垒区，设置邻接于所述多数个第一槽单元接近底部的侧缘，通过所述第一介质与所述导电材料相隔离，所述载流子势垒区的浓度高于所述半导体衬底的浓度；其中，所述载流子势垒区为配置于所述多个第一槽单元的间隔内，或是设置于每一第一槽单元的两侧；

第二导电类型的第一源体区，设置所述多数个第一槽单元的间隔中，所述第一源体区设置有一个以上的源区，所述第一源体区及所述源区均位在所述半导体衬底表面；

第一金属层，设置于所述半导体衬底顶部，所述第一金属层接触所述第一源体区与所述源区；

第二介质，设置于所述半导体衬底顶部，邻近或邻接所述第一金属层，所述第二介质涵盖部分或全部的所述多数个第一槽单元的槽口；

第一半导体区，设置在所述半导体衬底的底部；以及

第二金属层，设置接触所述第一半导体区；

第一电场屏蔽结构，在与所述多数个第一槽单元非直接接触的方式，设置于所述多数个第一槽单元的外侧，并与所述多数个第一槽单元相隔离，所述第一电场屏蔽结构包括：

所述半导体衬底；

第二导电类型的第一电场屏蔽区，设置所述半导体衬底之中且深度相同或相近于所述载流子势垒区；

多数个第二槽单元，设置于所述半导体衬底顶部，并与所述多数个第一槽单元相隔离的方式位于所述多数个第一槽单元外侧，且不与所述载流子势垒区接触，所述多数个第二槽单元内设置有导电材料，通过第二介质与所述半导体衬底相隔离；

所述第一电场屏蔽区设置邻接于所述多数个第二槽单元的底部或接近底部的侧缘，通过第三介质与所述导电材料相隔离；以及

第二源体区，设置所述多数个第二槽单元的间隔中，所述第二源体区位在所述半导体衬底表面。

2.如权利要求1所述半导体器件的元胞结构，其特征在于，所述载流子势垒区的数量为一个，所述多数个第一槽单元共同接触所述载流子势垒区；或者，所述载流子势垒区的数量为多数个，所述多数个第一槽单元每一者均对应接触一个所述载流子势垒区。

3.如权利要求1所述半导体器件的元胞结构，其特征在于，所述多数个第一槽单元的槽口宽度为相同或相异；所述多数个第一槽单元的深度为相同或相异。

4.如权利要求1所述半导体器件的元胞结构，其特征在于，所述第一源体区侧边接触相邻的第一槽单元的侧边，所述源区接触所述第一介质，所述第二介质邻接所述第一金属层，涵盖所述多数个第一槽单元的全部槽口范围，并接触部分或全部的所述源区。

5.如权利要求1所述半导体器件的元胞结构，其特征在于，所述源区为第一导电类型或第二导电类型；所述源区为重掺杂区或轻掺杂区。

6.如权利要求1所述半导体器件的元胞结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。

7.如权利要求1所述半导体器件的元胞结构，其特征在于，相邻的所述电场屏蔽区与所述载流子势垒区为相互接触或不接触。

8.如权利要求1所述半导体器件的元胞结构，其特征在于，所述第一电场屏蔽结构还包括：

第三金属层，设置于所述半导体衬底顶部，所述第三金属层接触所述第二源体区部分或全部表面；

第四介质，设置于所述半导体衬底顶部，邻接所述第三金属层，所述第四介质涵盖部分或全部的所述多数个第二槽单元的槽口。