[发明专利]用于集成电路的闩锁免疫技术

权利要求书

1.一种集成电路，包括：

半导体衬底，掺杂有第一导电类型；

第一半导体阱，在所述半导体衬底内掺杂有第二导电类型，并且包括：

第一区域，重掺杂有所述第二导电类型，其中所述第一区域连接至电源节点；和

第二区域，重掺杂有所述第一导电类型，其中所述第二区域连接至集成电路焊盘；

第二半导体阱，在所述半导体衬底内掺杂有所述第二导电类型；

第三区域，在所述第二半导体阱内重掺杂有所述第二导电类型，其中所述第三区域连接至接地节点；

第三半导体阱，在所述半导体衬底内掺杂有所述第二导电类型；以及

第四区域，在所述第三半导体阱内重掺杂有所述第二导电类型，其中所述第四区域通过电阻器连接至所述集成电路焊盘；

其中所述第三半导体阱在所述第一半导体阱和所述第二半导体阱之间位于所述半导体衬底内。

2.根据权利要求1所述的集成电路，其中所述第三半导体阱通过由针对所述集成电路的设计规则指定的具有相同导电类型的相邻阱之间的设计特定距离与所述第一半导体阱横向隔开。

3.根据权利要求1所述的集成电路，其中所述第三半导体阱通过由针对所述集成电路的设计规则指定的具有相同导电类型的相邻阱之间的设计特定距离与所述第二半导体阱横向隔开。

4.根据权利要求1所述的集成电路，其中所述第三半导体阱通过由针对所述集成电路的设计规则指定的具有相同导电类型的相邻阱之间的设计特定距离与所述第一半导体阱和所述第二半导体阱中的每个半导体阱横向隔开。

5.根据权利要求1所述的集成电路，其中所述第三半导体阱围绕所述第一半导体阱。

6.根据权利要求1所述的集成电路，其中所述第三半导体阱不围绕所述第一半导体阱。

7.根据权利要求1所述的集成电路，还包括：第五区域，在所述半导体衬底内重掺杂有所述第一导电类型，所述第五区域位于所述第一半导体阱和所述第三半导体阱之间。

8.根据权利要求7所述的集成电路，其中所述第五区域围绕所述第一半导体阱。

9.根据权利要求7所述的集成电路，其中所述第五区域通过具有固有金属化电阻的金属化层连接至所述接地节点。

10.根据权利要求7所述的集成电路，其中所述第五区域通过浅沟槽隔离与所述第一区域和所述第四区域均隔离。

11.根据权利要求1所述的集成电路，还包括：第六区域，在所述半导体衬底内重掺杂有所述第二导电类型，所述第三半导体阱位于所述第六区域和所述第五区域之间。

12.根据权利要求11所述的集成电路，其中所述第六区域连接至所述接地节点。

13.根据权利要求1所述的集成电路，其中所述第一区域围绕所述第二区域。

14.根据权利要求1所述的集成电路，还包括：第七区域，在所述半导体衬底内重掺杂有所述第一导电类型，所述第七区域位于所述第四区域和所述第六区域之间。

15.根据权利要求14所述的集成电路，其中所述第七区域通过具有固有金属化电阻的金属化层连接至所述接地节点。

16.根据权利要求14所述的集成电路，其中所述第七区域通过浅沟槽隔离与所述第四区域和所述第六区域均隔离。

17.根据权利要求1所述的集成电路，还包括：第八区域，在所述半导体衬底内重掺杂有所述第一导电类型，所述第八区域位于所述第三半导体阱和所述第二半导体阱之间。