[发明专利]用于存储数据以增强数据损坏错误的修复和检测的技术

说明书

本发明公开了用于存储数据以增强数据损坏错误的修复和检测的技术。从计算机存储器中读取数据时经常会出错。为了检测和纠正这些错误，存在多种类型的纠错码。所公开的是一种纠错架构，其创建具有数据部分和纠错码部分的码字。拌和重新排列位的顺序，并将位分配到不同的码字中。因为数据被重新分配，一个最多N个连续位的潜在存储器错误(例如，N等于一起拌和的码字数的2倍)最多只影响每个经拌和的码字两个位。这将使错误保持在纠错架构的错误检测能力之内。此外，这可以在不需要更改纠错码发生器和检查器的情况下改进错误纠正和检测。

政府权利

本发明是在DOE合同编号为DE-AC52-07NA27344和劳伦斯利弗莫尔国 家实验室分包合同编号为B620719的政府支持下完成的。政府对这项发明享 有一定的权利。

技术领域

本申请一般地涉及存储数据和从存储器中检索数据，并且更具体地，涉 及纠正和检测存储在存储器中的数据的错误。

背景技术

纠错码的使用是现代计算机系统的一个关键的部分。纠错码用于在传输 时通过向数据位添加被称为校验位的位来检测和纠正错误。数据位和校验位 构成一个码字。这种纠错码的一类是单错纠正双错检测(SECDED)，其在现 代计算机架构中得到了广泛应用。SECDED是一种常见的纠错码类型，其允 许纠正单位错误和检测双位错误。SECDED通常用于保护存储在存储器中的 数据不受错误的影响。虽然SECDED通常可以处理单位和双位错误，但是当 码字中的错误数大于2时，这种纠错码可能会完全忽略甚至错误地纠正某些 多位(N位)错误。

概要

第一方面提供一种纠错码(ECC)装置，包括：第一数据拌和器，被配 置为拌和多个数据单元以形成多个经拌和的数据单元；ECC发生器，被配置 为生成多个纠错位、所述多个纠错位中的至少一个纠错位生成自从所述第一 数据拌和器接收的所述的多个经拌和的数据单元中的每一个；以及ECC拌和 器，被配置为拌和所述多个纠错位以形成多个经拌和的纠错位并由此形成多 个经拌和的码字，其中每个经拌和的码字包括所述多个数据单元中的一个以 及所述多个经拌和的纠错位中的至少一个经拌和的纠错位。

第二方面提供一种采用纠错码(ECC)的存储器控制器，包括：数据拌 和器，被配置为从多个数据单元生成多个经拌和的数据单元；ECC发生器， 被配置为根据多个数据单元生成多个纠错位；以及ECC拌和器，被配置为根 据所述多个纠错位生成多个经拌和的纠错位，从而形成多个经拌和的码字， 其中每个经拌和的码字包括所述多个经拌和的数据单元中的一个和所述多个 经拌和的纠错位中的至少一个经拌和的纠错位。

第三方面提供了一种方法，包括：拌和多个数据单元以生成多个经拌和 的数据单元；在所述经拌和的数据单元上执行纠错码以创建多个纠错位；拌 和所述多个纠错位以生成多个经拌和的纠错位；以及存储多个数据单元和多 个经拌和的纠错位，其中所述存储创建多个经拌和的码字。

附图说明

现对结合附图做出的以下描述进行介绍：

图1说明了包括根据本公开的原理构造的存储器控制器的计算机系统的 实施例的框图；

图2A说明了根据本公开的原理构造的存储器控制器的示例的框图；

图2B提供了根据本公开的原理拌和(swizzling)数据突发(a burst of data) 的示例；

图2C提供了根据本公开的原理拌和纠错位的示例；

图3说明了根据本公开的原理构造的存储器控制器的另一个示例的框图；

图4A说明了根据本公开的原理拌和数据突发的另一个示例；

图4B说明了根据本公开的原理拌和纠错位的另一个示例；