[发明专利]半导体装置及半导体芯片

说明书

本发明涉及半导体装置及半导体芯片。半导体装置包括：平坦区域，其形成在半导体衬底的表面，该平坦区域的外周形状具有区域边和区域倒角部；外周区域，其以与平坦区域不同的同样的高度包围平坦区域；多个相似形状或相同形状的半导体元件，它们形成在平坦区域上；及配线金属，其经由形成在半导体元件上的第2绝缘膜的接触孔而将多个半导体元件连接。提供一种能够提高半导体元件的相对精度，并提高半导体集成电路装置的成品率的半导体装置。

技术领域

本发明涉及半导体装置及半导体芯片。

背景技术

在搭载于半导体衬底的模拟IC这样的半导体集成电路装置中，多数情况下使用将多个具有相同或相似形状的半导体元件组合而成的半导体装置，利用多个半导体元件的较高的相对精度而将输出特性高精度化。例如，电压检测器利用电压比较器来比较泄放(bleeder)电阻电路所输出的电源电压的分压电压和基准电压，当电源电压达到规定的检测电压时输出信号电压。在一般情况下，泄放电阻电路作为将多个相同形状的薄膜电阻元件组合而成的电路，与其电阻值之比对应地对所施加的电压进行分压后输出。当薄膜电阻元件的相对精度较低时，泄放电阻电路所输出的分压电压偏离期望的值，产生检测电压的偏移。因此，在泄放电阻电路中，用于将电源电压分压的薄膜电阻元件的电阻值的相对精度极其重要，为此需要提高多个相同形状的薄膜电阻元件的形状的相对精度。

专利文献1中公开了如下的技术：根据半导体衬底面内的半导体集成电路装置的特性变动倾向来预测由半导体工艺的工序偏差引起的薄膜电阻元件的电阻值的相对精度偏差，并根据其结果而微调(Trimming)调整泄放电阻电路，从而提高半导体集成电路装置的成品率。

现有技术文献

专利文献

专利文献1：日本特开2008-198775号公报

对于专利文献1所示的用于提高半导体集成电路装置的成品率的技术而言，在半导体衬底面内的半导体集成电路装置的特性的变动倾向在任何半导体衬底中也始终为相同的倾向的情况下是有效的。但是，在利用旋涂器(Spin coater)而在半导体衬底表面形成光致抗蚀剂并加工半导体元件的半导体集成电路装置中，根据半导体元件的周围的布局、半导体衬底表面的台阶的大小，光致抗蚀剂膜厚的倾向发生变化。并且，其膜厚倾向的变化对半导体元件的相对精度产生的影响大，因此半导体集成电路装置的特性变动倾向容易改变。

因此，为了提高半导体集成电路装置的成品率，需要根据半导体集成电路装置的布局、台阶的大小等而改变微调等调整方法。另外，光致抗蚀剂的膜厚倾向对于经时的品质变化、装置结构及其状态也敏感，因此为了对此进行应对，需要高度的调整和复杂的管理。

发明内容

本发明是鉴于上述的点而研发的，本发明的目的在于提供一种形成有如下的半导体装置及半导体集成电路装置的半导体芯片：提高构成半导体装置的具有多个相同或相似形状的半导体元件的相对精度，在无需进行微调等中的高度的调整、复杂的管理的情况下，能够提高半导体集成电路装置的成品率。

为了达到上述目的，本发明的半导体装置采用以下的手段。

即，一种半导体装置，其特征在于，其包括：平坦区域，其设于形成在半导体衬底的表面的第1绝缘膜上，在俯视观察时，该平坦区域的外周形状具有区域边和所述区域边之间的区域倒角部；外周区域，其包围所述平坦区域，且高度与所述平坦区域的高度不同；多个半导体元件，它们具有相似形状或相同形状，且从所述外周区域隔开规定的距离以上而形成在所述平坦区域上；第2绝缘膜，其形成在所述多个半导体元件上；接触孔，其形成在所述多个半导体元件上的所述第2绝缘膜；及配线金属，其形成在所述接触孔上，将所述多个半导体元件连接。

根据本发明，通过形成将半导体元件形成在具有区域边和区域倒角部的外周形状的平坦区域上，并在平坦区域的外周具备与该平坦区域高度不同的外周区域的半导体装置，能够提高具有相同或相似形状的多个半导体元件的相对精度，在无需高度的调整的情况下，能够提高半导体集成电路装置的成品率。