[发明专利]逆流防止电路和电源电路

权利要求书

1.一种逆流防止电路，其特征在于，具备：

作为p沟道型MOS晶体管的逆流防止晶体管，以串联的方式插入到被供给电源电压的输入端子与从输出端子输出规定的输出电压的作为p沟道型MOS晶体管的输出级晶体管之间；以及

逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，

所述逆流防止控制电路具有：

作为增强型的p沟道型MOS晶体管的第1晶体管，包括连接于所述输出端子的源极、被施加电压的栅极、和漏极；

第1恒定电流电路，包括连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个的第1端、和被接地的第2端；以及

电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制电压向所述第1晶体管的栅极施加，

利用所述增强型的p沟道型MOS晶体管第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。

2.根据权利要求1所述的逆流防止电路，其特征在于，

所述第1晶体管的阈值电压与所述电平移位电路的电压降的差分以不足所述输出级晶体管的寄生二极管的正向电压的方式形成，

当施加到所述第1晶体管的源极的所述输出电压超过施加到所述第1晶体管的栅极的所述控制电压时，所述第1晶体管的漏极的电压上升，使所述逆流防止晶体管为截止。

3.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，

所述电平移位电路具备电阻、以及与所述电阻串联连接的第2恒定电流电路。

4.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，

所述电平移位电路具备p沟道型MOS晶体管、以及与所述p沟道型MOS晶体管串联连接的第2恒定电流电路。

5.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，

所述电平移位电路具备PN结元件、以及与所述PN结元件串联连接的第2恒定电流电路。

6.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，

还具备插入到所述第1晶体管的漏极与逆流防止晶体管的栅极之间的波形整形电路。

7.根据权利要求6所述的逆流防止电路，其特征在于，

所述第1恒定电流电路被构成为利用所述波形整形电路输出的电流控制信号而使所述输出电压超过所述电源电压的情况下的电流比所述输出电压为所述电源电压以下的情况下的电流少。

8.根据权利要求6所述的逆流防止电路，其特征在于，

所述电平移位电路被构成为利用所述波形整形电路输出的电流控制信号而使所述输出电压超过所述电源电压的情况下的电压降比所述输出电压为所述电源电压以下的情况下的电压降大。

9.根据权利要求1所述的逆流防止电路，其特征在于，还具备：

电阻，插入到所述逆流防止晶体管的漏极和栅极间；以及

电流控制电路，插入到所述逆流防止晶体管的栅极与第1晶体管的漏极之间，利用第1晶体管的漏极的电压来控制在所述电阻中流动的电流，

所述电流控制电路在所述输出电压比所述电源电压高的情况下使在所述电阻中不流动电流。

10.一种电源电路，其特征在于，具备：

输入端子；

输出端子；

作为p沟道型MOS晶体管的输出级晶体管，具有：被从所述输入端子供给电源电压的源极、被施加栅极电压的栅极、与施加到所述栅极的栅极电压对应地向输出端子输出规定的输出电压的漏极、和源极侧的寄生二极管；

逆流防止晶体管，为p沟道型MOS晶体管，具有连接于所述输入端子的源极和与所述输出级晶体管的源极连接的漏极，防止经由所述输出级晶体管的源极侧的寄生二极管而从所述输出端子流入的逆流电流；以及

逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，

所述逆流防止控制电路具有：

第1晶体管，为增强型的p沟道型MOS晶体管，源极连接于所述输出端子；

恒定电流电路，一端连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个，另一端被接地；以及

电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制信号向所述第1晶体管的栅极施加，

利用所述第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。