[发明专利]一种闪存器件的制造方法在审
| 申请号: | 201910537524.7 | 申请日: | 2019-06-20 |
| 公开(公告)号: | CN110137085A | 公开(公告)日: | 2019-08-16 |
| 发明(设计)人: | 张超然;周俊;李赟 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/423;H01L27/11521 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 党丽 |
| 地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 擦除栅 侧墙 浮栅 去除 浮栅层 栅堆叠 掩蔽 阶梯成形 阶梯结构 闪存器件 字线区 侧壁 各向异性刻蚀 擦除效率 施加电压 依次层叠 图案化 擦除 衬底 尖角 刻蚀 制造 申请 | ||
1.一种闪存器件的制造方法,其特征在于,包括:
提供衬底,所述衬底上形成有浮栅层,所述浮栅层上形成有图案化的栅堆叠层,所述栅堆叠层包括依次层叠的隔离层和控制栅,所述栅堆叠层一侧为擦除栅区、另一侧为字线区;
在所述栅堆叠层的侧壁上形成侧墙,所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙,所述N≥2且为自然数;
去除所述字线区的侧墙,并以所述擦除栅区的侧墙为掩蔽,进行所述浮栅层的刻蚀,以形成浮栅;
依次进行M次阶梯成形工艺,以在所述擦除栅区一侧的浮栅中形成阶梯结构,所述M≤N-1,其中,第m次阶梯成形工艺包括:去除第N+1-m个子侧墙,并以剩余的子侧墙为掩蔽,各向异性刻蚀去除部分厚度的浮栅,所述m从1至M;
去除剩余的子侧墙。
2.根据权利要求1所述的制造方法,其特征在于,在所述去除第N+1-m个子侧墙的步骤中,所述第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性。
3.根据权利要求1所述的制造方法,其特征在于,在所述栅堆叠层的侧壁上形成侧墙之前,所述栅堆叠层的侧壁上还形成有绝缘层。
4.根据权利要求1所述的制造方法,其特征在于,所述在所述栅堆叠层的侧壁上形成侧墙,包括:
依次进行N个子侧墙的侧墙工艺,以在所述栅堆叠层的侧壁上形成所述侧墙。
5.根据权利要求1所述的制造方法,其特征在于,所述浮栅层与所述衬底之间还形成有栅介质层,在所述以所述擦除栅区的侧墙为掩蔽,进行所述浮栅层的刻蚀的步骤中,还包括:
去除所述浮栅之外的栅介质层。
6.根据权利要求1所述的制造方法,其特征在于,还包括:
形成遂穿氧化层,所述遂穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面;
在所述擦除栅区上形成与所述遂穿氧化物层相接的擦除栅,以及在所述字线区形成字线。
7.根据权利要求1所述的制造方法,其特征在于,所述各向异性刻蚀为反应离子刻蚀。
8.根据权利要求1所述的制造方法,其特征在于,所述N为2,所述M为1。
9.根据权利要求8所述的制造方法,其特征在于,第1个子侧墙的材料为氧化硅和氮化硅中的一种,第2个子侧墙的材料为氧化硅和氮化硅中的另一种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910537524.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





