[发明专利]电阻电路及人工智能芯片

说明书

本发明公开了电阻电路及人工智能芯片。电阻电路包括一堆叠结构。堆叠结构包括交错堆叠的多个电阻材料层与多个绝缘层。电阻电路包括电性串联或电性并联的至少两个单元电阻。该至少两个单元电阻分别定义在不同层的电阻材料层中。

技术领域

本发明是有关于一种电阻电路，且特别是有关于一种用于人工智能芯片的电阻电路。

背景技术

近来，利用存储器阵列所实现的类神经计算装置被提出。相较于利用处理器来执行类神经演算，此种类神经计算装置具有低功耗的优点，并可应用至人工智能芯片。

类神经计算装置通常包括多个突触单元(synapse)。各个突触单元对应于一权重值。当一输入向量施加至类神经计算装置，输入向量将与关联的一或多个突触单元所对应的权重值所构成的权重向量相乘，以得到一积项和(sum of product)结果。积项和运算广泛地使用于类神经装置当中。

发明内容

本发明是关于一种电阻电路及人工智能芯片。电阻电路的电性相连的单元电阻是分别定义在堆叠结构中不同层的电阻材料层中。

根据本发明的一方面，提出一种电阻电路，其包括一堆叠结构。堆叠结构包括交错堆叠的多个电阻材料层与多个绝缘层。电阻电路包括电性串联或电性并联的至少两个单元电阻。该至少两个单元电阻分别定义在不同层的电阻材料层中。

根据本发明的另一方面，提出一种人工智能芯片，其包括一类神经计算装置。类神经计算装置包括一堆叠结构。堆叠结构包括交错堆叠的多个电阻材料层与多个绝缘层。类神经计算装置包括一电阻电路。电阻电路包括电性串联或电性并联的至少两个单元电阻。该至少两个单元电阻分别定义在不同层的电阻材料层中。类神经计算装置包括多个突触单元。突触单元各包括电阻电路。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。

附图说明

图1绘示一实施例的电阻电路的剖面图。

图2绘示图1的电阻电路的等效电路图。

图3绘示一实施例的电阻电路的剖面图。

图4绘示一实施例的电阻电路的剖面图。

图5绘示一实施例的电阻电路的剖面图。

图6至图7绘示根据一实施例的电阻电路的制造方法的步骤。

【附图标记说明】

102、602：堆叠结构

102S、104S：上表面

104：衬底

106：绝缘层

108：绝缘膜

320：接触窗

622：光刻胶

D1：第一方向

D2：第二方向

D3：第三方向

E：导体层

Ein：输入导体部

Eout：输出导体部

EC、EC1、EC2、EC3、EC4、EC5、EC6、EC7：连接导体部

h：厚度

K、KA1、KA2、KA3、KA4、KA5、KA6、KA7、KA8、KB1、KB2、KB3、KB4、KB5、KB6、KB7、KB8：导体元件

KS：底导体部