[发明专利]放电用半导体集成电路以及电源系统在审
| 申请号： | 201910532747.4 | 申请日： | 2019-06-19 |
| 公开（公告）号： | CN110647201A | 公开（公告）日： | 2020-01-03 |
| 发明（设计）人： | 寺田忠平;高野阳一 | 申请（专利权）人： | 三美电机株式会社 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 11243 北京银龙知识产权代理有限公司 | 代理人： | 范胜杰;曹鑫 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 放电 外部端子 半导体集成电路 时序 导通状态 电源系统 供给电压 控制端子 控制信号 内部电路 输出信号 输入表示 电荷 电源 变更 外部 | ||
1.一种放电用半导体集成电路，具备多个放电用元件、分别连接了上述多个放电用元件的一方的端子的多个外部端子、以及能够从外部输入表示内部电路动作的有效/无效的信号的控制用外部端子，其特征在于，
构成为，在上述多个放电用元件的控制端子输入从上述控制用外部端子输入的信号或以该信号为输入的逻辑电路的输出信号，根据上述多个放电用元件被设为导通状态，从对应的上述外部端子吸取电荷。
2.根据权利要求1所述的放电用半导体集成电路，其特征在于，
上述多个放电用元件的另一方的端子与共用的接地用外部端子连接。
3.根据权利要求1所述的放电用半导体集成电路，其特征在于，
上述放电用半导体集成电路具备分别连接有上述多个放电用元件的另一方的端子的多个外部端子。
4.根据权利要求1或者2所述的放电用半导体集成电路，其特征在于，
与上述多个放电用元件的控制端子的每一个对应地设置上述控制用外部端子。
5.根据权利要求1或者2所述的放电用半导体集成电路，其特征在于，
上述放电用半导体集成电路具备将从上述控制用外部端子输入的信号延迟的延迟电路和以被该延迟电路延迟的信号作为输入信号的施密特触发电路。
6.一种电源系统，其特征在于，
具备权利要求1～5中任意一项所述的放电用半导体集成电路和多个电源设备，
上述多个电源设备中的某一个电源设备的输出端子与上述放电用半导体集成电路的上述多个外部端子中的某一个外部端子连接，
上述多个电源设备中的其他电源设备的输出端子与上述放电用半导体集成电路的上述多个外部端子中的除了上述某一个外部端子的2个以上的外部端子连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三美电机株式会社，未经三美电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910532747.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种电压调节电路及其电压调节方法
- 下一篇：稳压器
