[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底及凸出于衬底的鳍部；在衬底上形成隔离层，隔离层覆盖鳍部顶部；采用回刻蚀工艺去除部分厚度隔离层，露出所述鳍部的部分侧壁；在隔离层露出的鳍部侧壁上形成侧墙；对隔离层覆盖的鳍部侧壁进行热氧化处理，形成氧化层；去除侧墙；循环进行回刻蚀工艺去除部分厚度隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于鳍部延伸方向上，鳍部顶部宽度与鳍部底部宽度相等，由鳍部顶部至鳍部底部，鳍部由若干个依次叠放的子鳍部组成，相邻子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁。本发明有助于减少漏电流，并且还可以改善半导体结构的驱动性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

但是，现有技术中半导体结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，有助于减少漏电流，并且还可以改善半导体结构的驱动性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底及凸出于所述衬底的鳍部；在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部顶部；采用回刻蚀工艺去除部分厚度所述隔离层，露出所述鳍部的部分侧壁；在所述隔离层露出的所述鳍部侧壁上形成侧墙；对所述隔离层覆盖的所述鳍部侧壁进行热氧化处理，形成氧化层；去除所述侧墙；循环进行回刻蚀工艺去除部分厚度所述隔离层、形成侧墙、形成氧化层及去除所述侧墙的步骤，直至在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁。

可选的，提供衬底及凸出于所述衬底的鳍部的工艺中，在垂直于所述鳍部延伸方向上，所述鳍部底部宽度大于所述鳍部顶部宽度。

可选的，循环次数等于或大于两次。

可选的，所述热氧化处理的工艺温度大于或等于800℃。

可选的，所述隔离层的材料为氧化硅。

可选的，所述侧墙的材料为氮化硅或氮氧化硅。

可选的，形成所述隔离层前，还包括：在所述鳍部顶部形成硬掩膜层。

可选的，形成所述侧墙的工艺步骤包括：在所述隔离层顶部、所述鳍部侧壁、所述硬掩膜层顶部及侧壁形成侧墙膜；去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜，形成所述侧墙。

可选的，采用各向异性的干法刻蚀工艺，去除位于所述隔离层顶部及所述硬掩膜层顶部的侧墙膜。

相应的，本发明还提供一种半导体结构，包括：衬底；鳍部，凸出于所述衬底，在垂直于所述鳍部延伸方向上，所述鳍部顶部宽度与所述鳍部底部宽度相等，由所述鳍部顶部至所述鳍部底部，所述鳍部由若干个依次叠放的子鳍部组成，相邻所述子鳍部的侧壁相连构成锯齿状或波浪状的所述鳍部侧壁；氧化层，覆盖所述鳍部部分侧壁，沿所述鳍部的顶部至所述鳍部的底部方向，覆盖不同所述子鳍部侧壁的所述氧化层的厚度逐渐增加；隔离层，位于所述衬底上，所述隔离层覆盖所述氧化层的部分侧壁，所述隔离层顶部与位于最底端的所述子鳍部顶部齐平。

与现有技术相比，本发明的技术方案具有以下优点：