[发明专利]一种OTP单片机量产可测试性集成电路及其设计方法

权利要求书

1.一种OTP单片机量产可测试性集成电路，包括，单片机内核(1)、OTP模块(2)、模拟比较器(3)、ICP模块(4)、XRAM模块(5)，其特征在于：所述单片机内核(1)电性连接OTP模块(2)，所述单片机内核(1)电性连接ICP模块(4)，所述ICP模块(4)电性连接模拟比较器(3)，所述单片机内核(1)电性连接XRAM模块(5)；

模拟比较器(3)是对VPP管脚电压进行监测，当施加在其上的电压高于6.5V时，输出ICP信号，令单片机内核(1)进入ICP模块(4)；单片机内核(1)进入ICP模块(4)后，OTP模块(2)和XRAM模块(5)接口都由ICP模块(4)控制，单片机内核(1)处于待机状态；而且单片机内核(1)的I/O管脚功能复用为ICP模块(4)接口，测试板可以通过ICP模块(4)接口访问单片机内核(1)；

在电路编程ICP模块(4)是用于向OTP模块(2)写入产品应用程序和向XRAM模块(5)写入量产测试程序，而且集成电路可以通过读出OTP模块(2)值和XRAM模块(5)值，以判断数据是否正确写入和判断OTP模块(2)、XRAM模块(5)功能是否正常；集成电路还可以通过ICP模块(4)读出单片机内核(1)的ID号，以此识别单片机内核(1)型号，还可以以此判断单片机内核(1)是否进入ICP模块(4)和判断ICP模块(4)功能是否正常；另外，烧录完XRAM模块(5)的量产测试程序后，控制单片机内核(1)执行量产测试功能，单片机内核(1)从待机状态进入工作状态。

2.根据权利要求1所述的一种OTP单片机量产可测试性集成电路，其特征在于：所述单片机内核(1)为8051内核。

3.根据权利要求1所述的一种OTP单片机量产可测试性集成电路，其特征在于：所述OTP模块(2)为OTP存储器。

4.一种采用权利要求1-3任意一项所述的OTP单片机量产可测试性集成电路的设计方法，其特征在于：所述单片机内核(1)量产可测试性的设计方法包括以下步骤：

步骤1：测集成电路施加高于6.5V电压于单片机内核(1)的VPP管脚，令单片机内核(1)进入ICP模式；

步骤2：测试板通过ICP模块(4)接口读取单片机内核(1)ID号，确保单片机内核(1)能够进入ICP模块(4)；否则判断为不良品；

步骤3：测试板通过ICP模块(4)接口将测试程序写入XRAM模块(5)，并读取XRAM值，将读出值与写入值进行比较，确保测试程序能够正确写入XRAM模块(5)；否则判断为不良品；

步骤4：测试板通过ICP模块(4)接口向单片机内核(1)发送“执行量产测试”命令，单片机内核(1)从XRAM中读取指令，运行量产测试程序；

步骤5：测试板检测单片机内核(1)各管脚上的相关输出信号与单片机内核(1)合格容限值进行比较，在容限值范围内的为良品；否则判断为不良品；

步骤6：当前集成电路测试结束。