[发明专利]存储器及其形成方法

说明书

本发明涉及一种存储器及其形成方法，所述存储器的形成方法包括：提供基底，所述基底包括衬底、位于所述衬底表面的存储堆叠结构、覆盖所述存储堆叠结构的介质层、贯穿所述介质层以及堆叠结构的共源极槽，所述存储堆叠结构包括阵列区域和围绕所述阵列区域的台阶区域，覆盖所述台阶区域的介质层表面具有凹陷，所述凹陷底部低于覆盖所述阵列区域的介质层表面；形成填充满所述共源极槽且覆盖所述介质层的导电层；对所述导电层进行第一平坦化处理，暴露出所述凹陷以外的介质层的表面；对所述介质层进行各向异性刻蚀，使得暴露的介质层表面低于所述凹陷的底部；进行第二平坦化处理，直至去除残留于所述凹陷内的导电层。上述方法形成的存储器性能提高。

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器及其形成方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。

随着集成度的越来越高，3D NAND存储器已经从32层发展到64层、128层，甚至更高的层数。随着存储器层数的提高，会产生越来越多新的问题。例如，目前的存储器经常会出现相邻共源极线之间发生短路的问题，严重影响存储器的性能和可靠性。

如何避免存储器的共源极线之间发生短路，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种存储器及其形成方法，避免存储器的共源极线之间发生短路。

本发明提供一种存储器的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底表面的存储堆叠结构、覆盖所述存储堆叠结构的介质层、贯穿所述介质层以及堆叠结构的共源极槽，所述存储堆叠结构包括阵列区域和围绕所述阵列区域的台阶区域，覆盖所述台阶区域的介质层表面具有凹陷，所述凹陷底部低于覆盖所述阵列区域的介质层表面；形成填充满所述共源极槽且覆盖所述介质层的导电层；对所述导电层进行第一平坦化处理，暴露出所述凹陷以外的介质层的表面；对所述介质层进行各向异性刻蚀，使得暴露的介质层表面低于所述凹陷的底部；进行第二平坦化处理，直至去除残留于所述凹陷内的导电层。

可选的，所述基底的形成方法包括：提供衬底；在所述衬底表面形成具有阵列区域和台阶区域的堆叠结构，所述堆叠结构包括交底堆叠的绝缘层和牺牲层；形成贯穿所述阵列区域的若干沟道孔结构以及贯穿所述台阶区域的若干伪沟道孔结构；形成覆盖所述堆叠结构的介质层；形成贯穿所述介质层和堆叠结构的共源极槽；沿所述共源极槽去除所述牺牲层，在相邻绝缘层之间形成开口；在所述开口内形成控制栅结构；上述步骤产生的应力使得覆盖所述台阶区域的介质层表面产生凹陷，所述凹陷底部低于覆盖所述阵列区域的介质层表面。

可选的，形成填充满所述共源极槽且覆盖所述介质层的导电层包括：形成填充所述共源极槽的第一导电层，所述第一导电层的顶面低于所述介质层的表面；在所述第一导电层表面形成填充于所述共源极槽且覆盖所述介质层表面的第二导电层。

可选的，所述第一导电层材料为多晶硅，所述第二导电层材料为金属。

可选的，采用干法刻蚀工艺对所述介质层进行各向异性刻蚀，刻蚀后的介质层表面与所述共源极槽内的导电层侧壁之间产生一间隙。

可选的，所述介质层包括至少覆盖所述堆叠结构的台阶区域的第一隔离层，以及覆盖所述堆叠结构的阵列区域以及所述第一隔离层的第二隔离层。