[发明专利]一种锁相环锁定方法、锁相环电路及通信收发系统

权利要求书

1.一种锁相环电路，其特征在于，包括：

初始相位对齐器IPA；

鉴相鉴频器PFD，与所述初始相位对齐器IPA连接；

电荷泵CHP，与所述鉴相鉴频器PFD连接；

低通滤波器LPF，与所述电荷泵CHP连接；

压控振荡器VCO，与所述低通滤波器LPF连接；

可编程分频器PDIV，分别与所述压控振荡器VCO、所述初始相位对齐器IPA连接；

其中，所述初始相位对齐器IPA包括：

初始相位检测器IPD，与所述可编程分频器PDIV连接，所述初始相位检测器IPD的反馈输入端接入所述可编程分频器PDIV产生的反馈信号，所述初始相位检测器IPD的参考时钟输入端接入参考信号，用于识别所述反馈信号和所述参考信号的相位差值，并产生与所述相位差值对应的数字结果；

第一有限状态机FSM，与所述初始相位检测器IPD连接，用于接收并累加所述数字结果；

第二有限状态机FSM，与所述初始相位检测器IPD连接，用于接收并累加所述数字结果；

第一数字时间转换器DTC，分别与所述第一有限状态机FSM、所述鉴相鉴频器PFD连接，用于在所述第一有限状态机FSM的作用下对所述反馈信号或所述参考信号进行延时；

第二数字时间转换器DTC，分别与所述第二有限状态机FSM、所述鉴相鉴频器PFD连接，用于在所述第二有限状态机FSM的作用下对所述反馈信号或所述参考信号进行延时；

其中，所述初始相位检测器IPD包括：

第一延迟单元，与所述可编程分频器PDIV连接，用于接入所述可编程分频器PDIV产生的反馈信号；

第二延迟单元，用于接入参考信号；

第一D型触发器，所述第一D型触发器的时钟输入端与所述第一延迟单元连接，所述第一D型触发器的数据接出端与所述第一有限状态机FSM连接；

第二D型触发器，所述第二D型触发器的数据接入端与所述可编程分频器PDIV连接，所述第二D型触发器的时钟输入端与所述第二延迟单元连接，所述第二D型触发器的数据接出端与所述第二有限状态机FSM连接；

同或门，分别与所述第一D型触发器的数据接出端、所述第二D型触发器的数据接出端连接；

加减计数器，与所述同或门连接；

缓冲器，分别与所述加减计数器、所述第一D型触发器的置1端、所述第二D型触发器的置1端连接；

其中，在所述相位差值小于所述第一延迟单元和所述第二延迟单元设置的预设第一阈值的情况下，所述第一D型触发器和所述第二D型触发器均输出高电平；

两个所述高电平经过所述同或门后继续产生高电平信号；

所述加减计数器计对所述高电平信号计数；

在所述加减计数器的计数次数大于预设第二阈值的情况下，所述加减计数器输出高电平经过所述缓冲器控制所述第一D型触发器和所述第二D型触发器的输出电平，切断所述初始相位对齐器IPA，保持所述第一数字时间转换器DTC和所述第二数字时间转换器DTC的控制电平；

所述初始相位对齐器IPA完成所述反馈信号或所述参考信号的相位对齐。

2.一种锁相环锁定方法，其特征在于,应用于如权利要求1所述的锁相环电路，包括：

所述可编程分频器PDIV产生分频反馈信号接入所述第二D型触发器和所述第一延迟单元；

参考信号输入所述第一D型触发器和所述第二延迟单元和；

所述初始相位检测器IPD识别出所述反馈信号和所述参考信号的相位差值，第一有限状态机FSM接收所述初始相位检测器IPD产生的与所述相位差值对应数字结果，所述第一有限状态机FSM累加所述数字结果后控制第一数字时间转换器DTC对所述反馈信号或者所述参考信号进行延时；

在所述相位差值小于所述第一延迟单元和所述第二延迟单元设置的预设第一阈值的情况下，所述第一D型触发器和所述第二D型触发器均输出高电平；

两个所述高电平经过所述同或门后继续产生高电平信号；

所述加减计数器计对所述高电平信号计数；

在所述加减计数器的计数次数大于预设第二阈值的情况下，所述加减计数器输出高电平经过所述缓冲器控制所述第一D型触发器和所述第二D型触发器的输出电平，切断所述初始相位对齐器，保持所述第一数字时间转换器和所述第二数字时间转换器的控制电平；

所述初始相位对齐器完成所述反馈信号或所述参考信号的相位对齐。

3.一种通信收发系统，其特征在于，包括接收单元和发送单元，所述接收单元和所述发送单元均包括如权利要求1所述的锁相环电路。