[发明专利]一种半导体器件及形成方法

说明书

本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，先在第一堆叠结构上沉积第一氧化层，在第一堆叠结构之间形成气隙，再对第一堆叠结构进行平坦化处理，平坦化处理使得第一堆叠结构的上表面下移，使得堆叠结构的顶部更靠近气隙，在气隙的大小不变的情况下，能够提高气隙占相邻第一堆叠结构之间的空间的比例，气隙的介电常数低，气隙的比例提高能够降低相邻第一堆叠结构之间的第一氧化层和气隙的平均介电常数。进而，能够降低相邻第一堆叠结构之间的电容，降低相邻第一堆叠结构之间发生编程串扰的几率。从而，能够提高半导体器件的可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及形成方法。

背景技术

随着半导体制造工艺的不断发展，半导体器件的集成度越来越高，半导体器件的特征尺寸也逐渐缩小。然而，半导体器件的可靠性还需要提高。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件及形成方法，能够提高半导体器件的可靠性。

第一方面，本发明实施例提供了一种半导体器件的形成方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括单元区，所述单元区的半导体衬底上形成有多个分立的第一堆叠结构；

形成第一氧化层，以在所述第一堆叠结构之间形成气隙，所述第一氧化层至少覆盖所述第一堆叠结构；

进行平坦化处理，以露出所述第一堆叠结构；

在所述第一堆叠结构上进行金属原子扩散，以形成金属硅化物层；

形成第二氧化层，所述第二氧化层至少覆盖所述金属硅化物层和所述第一氧化层。

进一步地，所述金属硅化物层的下表面低于所述气隙的顶部。

进一步地，所述半导体衬底还包括外围区，所述外围区的半导体衬底上形成有多个第二堆叠结构，所述第二堆叠结构和所述第一堆叠结构之间形成有沟槽；

在所述形成第一氧化层后，所述方法还包括：

在所述沟槽的侧壁和所述第二堆叠结构的侧壁形成侧墙；

形成覆盖所述第一氧化层、所述侧墙和所述第三堆叠结构的停止层；

形成填充所述沟槽的保护层。

进一步地，所述进行平坦化处理具体为：

采用化学机械化研磨工艺依次研磨去除所述第一堆叠结构上方的所述停止层和所述第一氧化层。

进一步地，在所述进行平坦化处理后，所述方法还包括：

去除所述保护层。

进一步地，所述第一氧化层为氧化硅，所述形成第一氧化层具体为：

采用等离子增强化学气相沉积工艺形成所述第一氧化层。

进一步地，所述第一堆叠结构包括依次叠置的浮栅、栅介质层和控制栅。

进一步地，所述第二堆叠结构包括依次叠置的浮栅、栅介质层和控制栅，其中，所述浮栅和所述控制栅电连接。

进一步地，所述在所述第一堆叠结构上进行金属原子扩散包括：

在所述第一堆叠结构上沉积金属层；

退火处理，以使金属原子扩散，形成金属硅化物层；

去除多余的所述金属层。

第二方面，本发明实施例提供了一种半导体器件，所述半导体器件包括：

半导体衬底，所述半导体衬底包括单元区，所述单元区内的半导体衬底上形成有多个分立的第一堆叠结构；