[发明专利]半导体器件及其形成方法有效
| 申请号： | 201910507430.5 | 申请日： | 2019-06-12 |
| 公开（公告）号： | CN112086355B | 公开（公告）日： | 2023-08-18 |
| 发明（设计）人： | 周飞 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；
在所述衬底上形成横跨所述鳍部的伪栅结构；
去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道，一部分各所述鳍部由所述牺牲层和所述衬层组成；另一部分各所述鳍部由所述衬层和所述通道组成。
2.如权利要求1所述半导体器件的形成方法，其特征在于，若干所述鳍部至少包括第一鳍部和第二鳍部。
3.如权利要求2所述半导体器件的形成方法，其特征在于，所述第一鳍部的宽度是所述第二鳍部的宽度的2～3倍，且去除所述伪栅结构下的所述第一鳍部上的所述牺牲层，形成通道。
4.如权利要求1所述半导体器件的形成方法，其特征在于，去除所述牺牲层之后，还包括，将所述伪栅结构替换成金属栅极结构，所述金属栅极结构填充满所述通道。
5.如权利要求4所述半导体器件的形成方法，其特征在于，在所述衬底上形成横跨所述鳍部的所述伪栅结构之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，在所述伪栅结构的侧壁上形成侧墙，以所述侧墙和所述伪栅结构为掩膜，依次刻蚀部分所述鳍部上的所述衬层和所述牺牲层，直至暴露出所述衬底。
6.如权利要求5所述半导体器件的形成方法，其特征在于，直至暴露出所述衬底之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，去除所述侧墙下的所述鳍部上的所述牺牲层，在所述牺牲层的侧壁上形成内侧墙。
7.如权利要求6所述半导体器件的形成方法，其特征在于，将所述伪栅结构替换成金属栅极结构之后，还包括，形成外延层，所述外延层包括刻蚀后的所述鳍部上的所述衬层的两端。
8.如权利要求1所述半导体器件的形成方法，其特征在于，所述牺牲层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。
9.如权利要求1所述半导体器件的形成方法，其特征在于，所述衬层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。
10.一种采用权利要求1至9任一项方法所形成的半导体器件，其特征在于，包括：
衬底；
若干鳍部，分立位于所述衬底上，且一部分各所述鳍部由牺牲层和衬层组成；另一部分各所述鳍部由衬层和通道组成；
其中：牺牲层，位于所述衬底上以及所述衬层上，
衬层，位于所述牺牲层上或所述衬底上，
通道，位于另一部分各所述鳍部内；
伪栅结构，位于所述衬底上，且横跨所述鳍部。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910507430.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
