[发明专利]半导体器件及其形成方法

说明书

本发明提供半导体器件及其形成方法，包括：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道；利用本发明的形成方法能够消除半导体器件在使用的过程中出现的自热效应，提高半导体器件的使用性能和稳定性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨鳍部的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。

其中，自热效应是指因为器件工作时因为内部温度升高，使其载流子迁移率降低，造成器件电流降低的现象；对鳍式场效应晶体管器件而言，其特殊的三维结构同样使其工作时产生的热量很难散消散。

因此，导致现有形成的全包围栅极结构半导体器件的性能较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，从而提高半导体器件的使用性能。

为解决上述问题，本发明提供半导体器件的形成方法，包括步骤：提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；刻蚀所述衬层、所述牺牲层以及部分厚度的所述衬底，在所述衬底上形成有若干鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道。

可选的，若干所述鳍部至少包括第一鳍部和第二鳍部。

可选的，所述第一鳍部的宽度是所述第二鳍部的宽度的2～3倍，且去除所述伪栅结构下的所述第一鳍部上的所述牺牲层，形成通道。

可选的，去除所述牺牲层之后，还包括，将所述伪栅结构替换成金属栅极结构，所述金属栅极结构填充满所述通道。

可选的，在所述衬底上形成横跨所述鳍部的伪栅结构之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，在所述伪栅结构的侧壁上形成侧墙，以所述侧墙和所述伪栅结构为掩膜，依次刻蚀部分所述鳍部上的所述衬层和所述牺牲层，直至暴露出所述衬底。

可选的，直至暴露出所述衬底之后，去除所述伪栅结构下的部分所述鳍部上的所述牺牲层，形成通道之前，还包括，去除所述侧墙下的所述鳍部上的所述牺牲层，在所述牺牲层的侧壁上形成内侧墙。

可选的，将所述伪栅结构替换成金属栅极结构之后，还包括，形成外延层，所述外延层包括刻蚀后的所述鳍部上的所述衬层的两端。

可选的，所述牺牲层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。

可选的，所述衬层的材料包括硅、锗、硅锗、砷化镓中的一种或者多种。