[发明专利]MOS器件、反相器及其制备方法

说明书

本发明提供一种MOS器件、反相器及其制备方法，MOS器件包括：半导体衬底；栅间介电层，位于半导体衬底的表面；栅极层，位于栅间介电层远离半导体衬底的表面；侧墙，位于栅间介电层与所述栅极层构成的叠层结构相对的两侧；栅极沟道层，位于半导体衬底内，且位于栅间介电层的下方；源极，位于半导体衬底内，且位于栅极沟道层的一侧；漏极，位于半导体衬底内，且位于栅极沟道层远离所述源极的一侧；栅极沟道层、源极及漏极具有相同的离子掺杂类型。本发明的MOS器件中栅极沟道层的离子掺杂类型与源极及漏极的离子掺杂类型相同，栅极沟道层无需经由外加电场转换成反型离子而产生导电层，使得MOS器件的功耗更低、响应速度更快、制程更简易。

技术领域

本发明属于微电子技术领域，特别是涉及一种MOS器件、反相器及其制备方法。

背景技术

传统的MOS器件的结构基本上是NMOS器件置于P阱内，PMOS器件置于N阱内，位于栅极结构下方的栅极沟道层的掺杂类型与位于栅极沟道层两侧的源极及漏极的掺杂类型不同，即栅极沟道层内的掺杂离子的类型与位于栅极沟道层两侧的源极及漏极内的掺杂离子的类型不同。在无外加纵向电压的状态下，源极及漏极在外加横向电压的作用下，由于通道之间的反向PN节，不传导电流。利用栅极沟道层在纵向外加电压的相印下转换成反型导电离子的特性形成电流通道。由于PN节的特性，在反型导电离子的界面层形成离子耗尽区；该离子耗尽区会响应到外加纵向电压所产生的反型电离子数量，以部分横向外加电压虚耗在在形成的离子耗尽区。

上述MOS器件结构称为半导体技术发展的主流推动力，随着技术向着栅极沟道的尺寸越做越小及外加电压愈来愈低的方向发展，传统的MOS器件采用更薄和更高k值的三度空间结构以控制开电流或关电流；现有最先进的三度空间结构包括突出的鱼刺型(FINFET)及圆筒状的栅极结构(Cylindrical All Around)。然而，上述MOS器件由于栅极沟道层在外加电场影响下需要转换成反型离子而产生导电层，使得上述MOS器件的响应速度较慢，所需的操作电压较高、功耗较大；又上述MOS器件中形成有离子耗尽层，电场在栅极沟道层的分布不均匀，热载流子效应比较明显；同时，上述MOS器件中采用三度空间的浅沟道隔离结构实现相邻器件的隔离，隔离结构与制程比较复杂。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种平面化，低功耗，更快速，制程简易化的MOS器件、反相器及其制备方法，用于解决现有技术中的MOS器件存在的上述问题。

为实现上述目的及其他相关目的，本发明提供一种平面化、低功耗MOS器件，所述MOS器件包括：

半导体衬底；

栅间介电层，位于所述半导体衬底的表面；

栅极层，位于所述栅间介电层远离所述半导体衬底的表面；

侧墙，位于所述栅间介电层与所述栅极层构成的叠层结构相对的两侧；

栅极沟道层，位于所述半导体衬底内，且位于所述栅间介电层的下方；

源极，位于所述半导体衬底内，且位于所述栅极沟道层的一侧；

漏极，位于所述半导体衬底内，且位于所述栅极沟道层远离所述源极的一侧；

所述栅极沟道层、所述源极及所述漏极具有相同的离子掺杂类型。

可选地，所述栅极沟道层、所述源极及所述漏极的离子掺杂类型均为P型或N型。

可选地，所述MOS器件还包括：

栅极连接介面层，位于所述栅极层远离所述栅间介电层的表面；

源极连接介面层，位于所述源极的表面；

漏极连接介面层，位于所述漏极的表面。