[发明专利]半导体测试结构的形成方法

说明书

本发明提供了一种半导体测试结构的形成方法，所述方法包括：提供一半导体基底，半导体基底定义有存储区和测试区，半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层，在存储区形成第一凹槽的同时，在测试区形成第二凹槽，第一凹槽和第二凹槽均贯穿控制栅层以及隔离层；在测试区形成至少一个第三凹槽，第三凹槽延伸至控制栅层中；分别在第二凹槽和第三凹槽中形成导电插塞，将控制栅层和浮栅层引出，以形成测试结构。本发明提供的方法可以简化工艺过程，降低成本。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体测试结构的形成方法。

背景技术

半导体器件中通常会形成测试结构，所述测试结构会将半导体器件中的浮栅和控制栅引出，以测试半导体器件的参数(例如半导体器件中控制栅和浮栅之间的电容)，从而确保半导体器件的出厂质量。

相关技术中，测试结构的形成方法为：提供一半导体基底，该半导体基底上形成有浮栅层和位于浮栅层上方的控制栅层。利用光刻工艺在所述半导体基底上分别形成两个凹槽，该两个凹槽均暴露出控制栅层，以及，利用光刻工艺继续刻蚀该两个凹槽中的其中一个凹槽，以使该其中一个凹槽暴露出浮栅层。之后，利用光刻工艺在该两个凹槽中分别形成接触孔，以形成导电插塞，用于将浮栅层和控制栅层引出，形成测试结构。以及，通过导电插塞传递可以分别向所述控制栅层和浮栅层施加电压，即可测试出浮栅和控制栅之间的电容，以对最终形成的半导体器件进行测试。

但是，相关技术中测试结构的形成需要经过多道掩膜遮挡的光刻工艺，从而导致半导体器件形成过程的工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种半导体测试结构的形成方法，以解决现有的工艺较为复杂，成本较高的技术问题。

为解决上述技术问题，本发明提供一种半导体测试结构的形成方法，所述方法包括：

提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层；

在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层；

在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中；

分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构。

可选的，在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽的步骤包括：

形成光阻层，所述光阻层覆盖所述控制栅层；

利用一光罩在所述光阻层中形成第一开口和第二开口，所述第一开口位于所述存储区，所述第二开口位于所述测试区；

刻蚀所述第一开口和所述第二开口对应的所述控制栅层以及所述隔离层，以形成所述第一凹槽和所述第二凹槽。

可选的，所述第一凹槽用于形成存储结构或源极线。

可选的，所述第二凹槽的宽度尺寸小于所述第一凹槽的宽度尺寸；

以及，在形成所述第一凹槽和所述第二凹槽之后，形成所述第三凹槽之前，所述半导体测试结构的形成方法还包括：

形成第一介质层，所述第一介质层覆盖所述控制栅层，以及所述第一凹槽的侧壁和底部，同时，所述第一介质层填满所述第二凹槽；

刻蚀覆盖所述第一凹槽底部的部分第一介质层，以使所述第一凹槽暴露出所述浮栅层，并且使得所述第一凹槽中剩余的第一介质层在所述第一凹槽侧壁上形成侧墙结构，同时，刻蚀所述第二凹槽中的部分第一介质层，以使所述第二凹槽内第一介质层顶部位置低于第二凹槽的顶部位置；