[发明专利]半导体测试结构的形成方法

权利要求书

1.一种半导体测试结构的形成方法，其特征在于，所述方法包括：

提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层；

在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层；

在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中；

分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构；

其中，在形成所述第一凹槽和所述第二凹槽之后，以及在形成所述第三凹槽之前，所述方法还包括：在所述半导体基底上形成第一介质层，所述第一介质层填满所述第二凹槽，且不填满所述第一凹槽；刻蚀所述第一介质层以暴露出所述第一凹槽的底部，并以刻蚀后的第一介质层为掩膜刻蚀所述第一凹槽底部对应的浮栅层以暴露出所述隧穿氧化层。

2.如权利要求1所述的半导体测试结构的形成方法，其特征在于，在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽的步骤包括：

形成光阻层，所述光阻层覆盖所述控制栅层；

利用一光罩在所述光阻层中形成第一开口和第二开口，所述第一开口位于所述存储区，所述第二开口位于所述测试区；

刻蚀所述第一开口和所述第二开口对应的所述控制栅层以及所述隔离层，以形成所述第一凹槽和所述第二凹槽。

3.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第一凹槽用于形成存储结构或源极线。

4.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第二凹槽的宽度尺寸小于所述第一凹槽的宽度尺寸；

以及，在所述半导体基底上形成第一介质层；刻蚀所述第一介质层以暴露出所述第一凹槽的底部，并以刻蚀后的第一介质层为掩膜刻蚀所述第一凹槽底部对应的浮栅层以暴露出所述隧穿氧化层的方法包括：

形成第一介质层，所述第一介质层覆盖所述控制栅层，以及所述第一凹槽的侧壁和底部；

刻蚀覆盖所述第一凹槽底部的部分第一介质层，以使所述第一凹槽暴露出所述浮栅层，并且使得所述第一凹槽中剩余的第一介质层在所述第一凹槽侧壁上形成侧墙结构，同时，刻蚀所述第二凹槽中的部分第一介质层，以使所述第二凹槽内第一介质层顶部位置低于第二凹槽的顶部位置；

在所述第一凹槽内部以所述侧墙结构为掩膜刻蚀所述浮栅层，以暴露出所述隧穿氧化层，同时，部分消耗所述第二凹槽中剩余的第一介质层；

去除所述半导体基底上剩余的第一介质层，暴露出所述第二凹槽。

5.如权利要求4所述的半导体测试结构的形成方法，其特征在于，所述第一介质层材质包括氧化硅；

以及，去除所述半导体基底上剩余的第一介质层的方法包括：利用稀释后的氢氟酸湿法刻蚀第一介质层，以去除剩余的第一介质层。

6.如权利要求4所述的半导体测试结构的形成方法，其特征在于，所述第一介质层的厚度尺寸大于等于所述第二凹槽宽度尺寸的二分之一。

7.如权利要求1所述的半导体测试结构的形成方法，其特征在于，分别在所述第二凹槽和所述第三凹槽中形成导电插塞的方法包括：

形成第二介质层，所述第二介质层填满所述第二凹槽和所述第三凹槽；

分别在所述第二凹槽内的第二介质层和每个所述第三凹槽内的第二介质层中形成接触孔；

在每个所述接触孔中填充导电材料，以在半导体基底上形成至少两个导电插塞。

8.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述方法还包括：

在每个所述导电插塞上形成焊垫，所述焊垫与所述导电插塞电性连接；

将每个所述焊垫与一终端电性连接，所述终端用于通过所述焊垫和导电插塞向浮栅层或控制栅层施加电压。

9.如权利要求7所述的半导体测试结构的形成方法，其特征在于，所述第二介质层的材质包括氧化硅。

10.如权利要求1所述的半导体测试结构的形成方法，其特征在于，所述第二凹槽的宽度尺寸大于等于所述第一凹槽宽度尺寸的三分之一，小于等于所述第一凹槽宽度尺寸的二分之一。