[发明专利]浮栅存储器元件的制作方法

说明书

本发明公开一种浮栅存储器元件的制作方法，包括下述步骤：在基材中形成多个隔离结构，并将至少两个相邻隔离结构的多个侧壁部分地暴露于外。在位于两个相邻隔离结构之间的基材上形成一个栅极介电层。在栅极介电层上形成至少一个浮置栅极。在至少两个相邻隔离结构的至少一个侧壁上形成一个间隙壁，并覆盖一部分的浮置栅极。以间隙壁为蚀刻掩模，对浮置栅极进行回蚀。

技术领域

本发明涉及一种存储器元件的制作方法，且特别是涉及一种浮栅存储器元件(floating gate memory device)的制作方法。

背景技术

在信息高度发展的现代社会中，能够快速处理数据和安排数字信息的微处理器系统(microprocessor system)已成为信息电子产品，例如应用芯片系统、移动电话、个人数字助理、笔记型计算机、数字相机等的重要元件。而用来存储数字数据和提供微处理器系统存取数据的存储器，又是微处理器系统中最重要的元件之一。闪存存储器(flash memory)是一种可以通过电子操作，使微处理器系统以非挥发性的方式进行数据存储，并且快速有效地存取数据的存储器元件。具有断电不遗失数据、传输速度快、功率消耗低和存储寿命长的优势，目前已被广泛应用于各种微处理器系统之中。

典型的闪存存储器，例如浮栅存储器元件，是由一个浮置栅极(flatting gate)和一个金属氧化物半导体(Metal-Oxide Semiconductor，MOS)晶体管所组成。浮置栅极位于金属氧化物半导体晶体管的栅极介电层之中，且与半导体基材、漏极、源极和控制栅极隔离。当对浮栅存储器元件进行数据写入时，需要对控制栅极、源极、漏极和半导体基材施加适当的偏压，诱使热电子(hot electron)穿过栅极介电层流入浮置栅极。根据注入到浮置栅极中的电荷数量与电性不同，可以对应于不同的数据状态。

例如，当浮置栅极被注入负电子时，将对应的数字数据状态标示为「1」；相反的，当将被注入浮置栅极中的负电子移除时，则对应的数字数据状态标示为「0」。当对浮栅存储器元件进行数据抹除时，需要对控制栅极、源极、漏极和半导体基材施加适当的偏压，迫使原本存储于浮置栅极内的电子，通过F-N隧穿(Fowler-Nordheim tunneling)，穿过栅极介电层流入其他电极。通过这种负电子的注入或移除，使浮栅存储器元件具有重复读写的特性。

然而，由于闪存存储器的栅极介电层在制作工艺中容易产生材料的结构缺陷(Defects)，例如原子差排(Dislocation)等，导致写入/抹除操作时发生漏电现象。虽然增加栅极介电的厚度可以改善漏电问题，但是若是增加栅极介电的厚度，不仅会大幅增加浮栅存储器位的操作功耗，并且会降低抹除操作的速度与效率。

因此有需要提供一种存储器元件的制作方法，以提高浮栅存储器位写入与抹除操作的速度与效率，解决现有技术所面临的问题。

发明内容

本发明的一个实施例，是有关于一种浮栅存储器元件的制作方法，包括下述步骤：在基材中形成多个隔离结构，并将至少两个相邻隔离结构的多个侧壁部分地暴露于外。在位于两个相邻隔离结构之间的基材上形成一个栅极介电层。在栅极介电层上形成至少一个浮置栅极。在至少两个相邻隔离结构的至少一个侧壁上形成一个间隙壁(spacer)，并覆盖一部分的浮置栅极。以间隙壁为蚀刻掩模，对浮置栅极进行回蚀(etch back)。

根据上述，本发明的实施例提出一种浮栅存储器元件的制作方法。其在形成浮置栅极的制作工艺中，使用自对准的回蚀制作工艺在浮置栅极中形成突出部和凹陷部，用于增加浮置栅极和控制栅极的重叠表面积和电压耦合率。同时，在浮置栅极邻接抹除栅极和字符线的位置上形成多个导角，以增加抹除操作时的电场，促进电子的F-N隧穿。可以在不需增加额外光掩模的前提下，达到增进浮栅存储器元件的写入与抹除操作的速度与效率。

附图说明

为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂，特举数个优选实施例，并配合所附的附图，作详细说明如下: