[发明专利]浮栅存储器元件的制作方法在审
申请号: | 201910480200.4 | 申请日: | 2019-06-04 |
公开(公告)号: | CN112038344A | 公开(公告)日: | 2020-12-04 |
发明(设计)人: | 易亮;任驰;李志国 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 元件 制作方法 | ||
1.一种浮栅存储器元件的制作方法,包括:
在基材中形成多个隔离结构,并将该些隔离结构的至少两个相邻者的多个侧壁部分地暴露于外;
在该些隔离结构的至少两个相邻者之间的该基材上,形成栅极介电层;
在该栅极介电层上形成至少一浮置栅极;
在该多个侧壁的至少一者上形成间隙壁(spacer),并覆盖一部分的该浮置栅极;以及
以该间隙壁为蚀刻掩模,对该浮置栅极进行第一回蚀(etch back)制作工艺。
2.如权利要求1所述的浮栅存储器元件的制作方法,其中形成该些隔离结构的步骤,包括:
在基材上形成垫氧化物层(pad oxide);
在该垫氧化物层上形成图案化硬掩模层;
以该图案化硬掩模层为蚀刻掩模,进行蚀刻制作工艺,以形成多个开口,穿过该垫氧化物层,并延伸进入该基材;以及
以介电材质填充该些开口。
3.如权利要求2所述的浮栅存储器元件的制作方法,其中形成该栅极介电层之前,包括移除该图案化掩模层和该垫氧化物层,使每一该些侧壁的一部分暴露于外,其中每一该些侧壁暴露于外的该部分,具有由该基材的表面起算至该些隔离结构的上方表面的第一高度,该第一高度介于100埃至500埃之间。
4.如权利要求2所述的浮栅存储器元件的制作方法,其中该图案化硬掩模层包括氮化硅;该垫氧化物层包括硅氧化物。
5.如权利要求1所述的浮栅存储器元件的制作方法,其中形成该浮置栅极的步骤包括:
形成半导体层覆盖该栅极介电层和该隔离结构;以及
以该隔离结构作为停止层,平坦化该半导体层。
6.如权利要求5所述的浮栅存储器元件的制作方法,在形成该间隙壁之前,还包括第二回蚀制作工艺,用于移除一部分的该些浮置栅极,使每一该些侧壁的一部分暴露于外,其中每一该些侧壁暴露于外的该部分,具有由该些浮置栅极的顶部表面起算至该些隔离结构的上方表面的第二高度,该第二高度介于50埃至250埃之间。
7.如权利要求6所述的浮栅存储器元件的制作方法,其中该间隙壁硅形成于该顶部表面上,且包括氮化硅。
8.如权利要求7所述的浮栅存储器元件的制作方法,其中在该第一回蚀制作工艺之后,该浮置栅极具有凹陷部以及突出部;该凹陷部具有底部表面;该突出部位于该间隙壁下方,且包括一部分该顶部表面。
9.如权利要求8所述的浮栅存储器元件的制作方法,其中该突出部与该底部表面夹一直角或一非直角。
10.如权利要求8所述的浮栅存储器元件的制作方法,其中该顶部表面与该底部表面之间具有介于50埃至150埃之间的一高度差。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910480200.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种包装材料选择方法和装置
- 下一篇:一种基于多FPGA开发板的深度学习系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的