[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；刻蚀所述基底，形成衬底和位于所述衬底上的鳍部，所述鳍部中靠近所述鳍部顶部的侧壁上形成有侧壁防穿通区，所述侧壁防穿通区中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子不同；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述侧壁防穿通区的部分侧壁；在所述栅极结构两侧的所述鳍部中形成源漏掺杂区，所述源漏掺杂区中形成有第一型离子。本发明，与在鳍部侧壁上不形成侧壁防穿通区的情况相比，使得源漏掺杂区中的源极和漏极的耗尽层在所述鳍部侧壁上不易扩展，进而降低了源极和漏极发生穿通的概率，有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，用于形成第一型晶体管，包括：提供基底；刻蚀所述基底，形成衬底和位于所述衬底上的鳍部，所述鳍部中靠近所述鳍部顶部的侧壁上形成有侧壁防穿通区，所述侧壁防穿通区中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子不同；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述侧壁防穿通区的部分侧壁；在所述栅极结构两侧的所述鳍部中形成源漏掺杂区，所述源漏掺杂区中形成有第一型离子。

相应的，本发明实施例还提供一种半导体结构，为第一型晶体管，包括：衬底；鳍部，位于所述衬底上；侧壁防穿通区，位于所述鳍部中靠近所述鳍部顶部的侧壁上，所述侧壁防穿通区的中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子不同；栅极结构，横跨多个所述鳍部，且所述栅极结构覆盖所述侧壁防穿通区的部分侧壁；源漏掺杂区，位于所述栅极结构两侧的所述鳍部中，所述源漏掺杂区中掺杂有第一型离子。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在所述鳍部中靠近所述鳍部顶部的侧壁上形成侧壁防穿通区，所述侧壁防穿通区中含有第二型离子，所述第二型离子类型与所述第一型晶体管的掺杂离子不同，也就是说与所述源漏掺杂区中的掺杂离子类型不同，与在鳍部侧壁上不形成侧壁防穿通区的情况相比，使得源漏掺杂区中的源极和漏极的耗尽层在所述鳍部侧壁上不易扩展，进而降低了源极和漏极发生穿通的概率，有利于提高半导体结构的电学性能。

附图说明

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；

图4至图11是本发明实施例半导体结构的形成方法第一实施例中各步骤对应的结构示意图；

图12至图16是本发明实施例半导体结构的形成方法第二实施例中各步骤对应的结构示意图。

具体实施方式