[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，用于形成第一型晶体管，其特征在于，包括：

提供基底；

刻蚀所述基底，形成衬底和位于所述衬底上的鳍部，所述鳍部中靠近所述鳍部顶部的侧壁上形成有侧壁防穿通区，所述侧壁防穿通区中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子不同；

形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述侧壁防穿通区的部分侧壁；

在所述栅极结构两侧的所述鳍部中形成源漏掺杂区，所述源漏掺杂区中形成有第一型离子。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底后，刻蚀所述基底前还包括：在所述基底上形成掩膜层；

形成衬底和位于所述衬底上的鳍部的步骤包括：以所述掩膜层为掩膜刻蚀所述基底，形成初始衬底和位于所述初始衬底上的初始鳍部；

以所述掩膜层为掩膜，在所述初始鳍部的侧壁和所述初始鳍部露出的所述初始衬底上进行掺杂，形成掺杂区；

形成所述掺杂区后，以所述掩膜层为掩膜去除部分厚度的所述初始衬底，形成衬底和位于所述衬底上的鳍部，位于所述鳍部侧壁上的掺杂区作为侧壁防穿通区。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述初始鳍部的侧壁和所述初始鳍部露出的所述初始衬底上进行掺杂，形成掺杂区。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，当所述第一型晶体管为NMOS时，所述第二型离子注入的工艺参数包括：第二型离子为P型离子，所述P型离子包括硼离子、镓离子或铟离子；第二型离子注入能量为0.5Kev至1Kev；第二型离子的注入剂量为3E12原子每平方厘米至3E13原子每平方厘米，注入方向与所述衬底表面法线的夹角为0度至5度；

当所述第一型晶体管为PMOS时，所述第二型离子注入的工艺参数包括：第二型离子为N型离子，所述N型离子包括磷离子、砷离子或锑离子；

第二型离子注入能量为0.5Kev至1Kev；第二型离子的注入剂量为3E12原子每平方厘米至3E13原子每平方厘米；注入方向与所述衬底表面法线的夹角为0度至5度。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀所述基底形成所述初始鳍部的工艺参数和刻蚀所述初始衬底形成所述鳍部的工艺参数相同。

6.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述掺杂区后，刻蚀所述初始衬底形成所述鳍部前还包括：对所述掺杂区进行退火处理。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧壁防穿通区的高度占所述鳍部高度的三分之一至二分之一。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，在垂直于所述鳍部延伸方向上，所述侧壁防穿通区的尺寸为1纳米至3纳米。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底后，刻蚀所述基底前还包括：在所述基底上形成掩膜层；

刻蚀所述基底，形成衬底和位于所述衬底上的鳍部的步骤包括：以所述掩膜层为掩膜刻蚀所述基底，形成所述衬底和位于所述衬底上的所述鳍部；

所述侧壁防穿通区的形成步骤包括：以所述掩膜层为掺杂掩摸，对所述鳍部靠近所述鳍部顶部的侧壁进行掺杂，形成所述侧壁防穿通区。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述鳍部中靠近所述鳍部顶部的侧壁进行掺杂，形成侧壁防穿通区。