[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极结构，栅极结构下方的基底用于作为沟道区；在栅极结构两侧的基底中形成沟槽；在沟槽底部靠近沟道区的位置处以及沟道区下方的基底中形成掺杂区，掺杂区中含有第二型离子，第二型离子与第一型晶体管的掺杂离子类型不同；形成掺杂区后，在沟槽中形成源漏掺杂层。本发明实施例掺杂区使得源漏掺杂层中的掺杂离子不易向沟道区下方扩散，从而源漏掺杂层中源极和漏极保持较远的间隔，且在半导体结构工作时，掺杂区使得源漏掺杂层的耗尽层不易扩展，从而使得源漏掺杂层中漏极引入的势垒不易降低以及亚阈值摆幅不易提高，进而降低短沟道效应，提高了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，用于形成第一型晶体管，包括：提供基底；在所述基底上形成栅极结构，所述栅极结构下方的所述基底用于作为沟道区；在所述栅极结构两侧的所述基底中形成沟槽；在所述沟槽底部靠近所述沟道区的位置处以及所述沟道区下方的基底中形成掺杂区，所述掺杂区中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子类型不同；形成所述掺杂区后，在所述沟槽中形成源漏掺杂层。

可选的，采用离子注入的方式在所述沟槽中靠近栅极结构的位置处掺杂第二型离子，形成掺杂区。

可选的，当所述半导体结构用于形成NMOS时，所述第二型离子注入的工艺参数包括：第二型离子包括：硼、镓和铟中的一种或多种；注入能量为0.5Kev至1.5Kev；第二型离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度；当所述半导体结构用于形成PMOS时，所述第二型离子注入的工艺参数包括：第二型离子包括：磷、砷和锑中的一种或多种；注入能量为1Kev至3Kev；第二型离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米；注入方向与所述基底法线的夹角为5度至25度。

可选的，形成所述掺杂区的步骤还包括：掺杂C和F。

可选的，采用离子注入的方式在所述沟槽中靠近栅极结构的位置处掺杂C和F，形成掺杂区。

可选的，在所述掺杂区中掺杂C的工艺参数包括：注入能量为1Kev至3Kev；离子的注入剂量为1E14原子每平方厘米至5E14原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度；在所述掺杂区中掺杂F的工艺参数包括：注入能量为2Kev至4Kev；离子的注入剂量为3E14原子每平方厘米至1E15原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度。